• Độ dài Burst: 8, 4 với tCCD = 4 không cho phép đọc liền mạch
hoặc ghi [hoặc Bật theo thời gian thực bằng A12 hoặc MRS]
• Cặp Dữ liệu-Đồng bộ Vi sai Hai chiều
• Hiệu chuẩn (tự) nội bộ: Hiệu chuẩn tự nội bộ qua chân ZQ
(RZQ: 240 ohm ± 1%)
• Kết thúc trên Die sử dụng chân ODT
• Chu kỳ làm mới Trung bình 7.8us ở dưới TCASE 85C, 3.9us ở
85C < TCASE < 95 C
• Đặt lại không đồng bộ
• Gói: 96 bóng FBGA - x16
• Tất cả các sản phẩm Không chì đều tuân thủ RoHS
• Tất cả các sản phẩm đều không chứa Halogen
• CRC (Kiểm tra dự phòng tuần hoàn) cho bảo mật dữ liệu Đọc/Ghi
• Kiểm tra chẵn lẻ địa chỉ lệnh
• DBI (Đảo ngược Bus Dữ liệu)
• Chế độ Gear down
• Giao diện POD (Pseudo Open Drain) cho đầu vào/đầu ra dữ liệu
• VREF nội bộ cho đầu vào dữ liệu
• VPP bên ngoài cho Nguồn cấp Kích hoạt DRAM
• Hỗ trợ hPPR
Thiết bị DDR4 SDRAM F-die 4Gb được tổ chức thành 32Mbit x 16 I/O x 8 bank
thiết bị. Thiết bị đồng bộ này đạt được tốc độ truyền dữ liệu hai tốc độ cao
lên đến 3200Mb/giây/chân (DDR4-3200) cho các ứng dụng chung.
Thiết bị được thiết kế để tuân thủ các tính năng DDR4 SDRAM chính sau đây
như posted CAS, CWL có thể lập trình, Hiệu chuẩn (Tự) nội bộ,
Kết thúc trên Die sử dụng chân ODT và Đặt lại không đồng bộ.
Tất cả các đầu vào điều khiển và địa chỉ được đồng bộ hóa với một cặp đồng hồ vi sai được cung cấp bên ngoài.
Đầu vào được chốt tại điểm giao nhau của đồng hồ vi sai (CK tăng và CK giảm). Tất cả I/O được đồng bộ hóa với một cặp tín hiệu đồng bộ hai chiều (DQS và DQS) theo kiểu đồng bộ nguồn.
Bus địa chỉ được sử dụng để truyền thông tin địa chỉ hàng, cột và bank
theo kiểu ghép kênh RAS/CAS. Thiết bị DDR4 hoạt động
với một nguồn cung cấp 1.2V (1.14V~1.26V) duy nhất, 1.2V(1.14V~1.26V) V
DDQ
và 2.5V (2.375V~2.75V) V
PP.
Thiết bị DDR4 F-die 4Gb có sẵn trong các gói FBGA 96 bóng (x16).