Micron chips MT40A512M16TB-062E:R 1.2V Up to 3200MT/s JEDEC-Compliant Low-Power Modes
বৈশিষ্ট্য
VDD = VDDQ = 1.2V ±60mV VPP = 2.5V, -125mV, +250mV অন-ডাই, অভ্যন্তরীণ, সামঞ্জস্যযোগ্য VREFDQ জেনারেশন 1.2V সিউডো ওপেন-ড্রেন I/O রিফ্রেশ সময় 8192-সাইকেল TC তাপমাত্রা পরিসরে: -40°C থেকে 85°C এ 64ms >85°C থেকে 95°C এ 32ms >95°C থেকে 105°C এ 16ms 16 অভ্যন্তরীণ ব্যাংক (x4, x8): 4 ব্যাংক প্রতি গ্রুপ 8 অভ্যন্তরীণ ব্যাংক (x16): 2 ব্যাংক প্রতি গ্রুপ 8n-বিট প্রিফেচ আর্কিটেকচার প্রোগ্রামেবল ডেটা স্ট্রোব প্রিম্বল ডেটা স্ট্রোব প্রিম্বল প্রশিক্ষণ কমান্ড/অ্যাড্রেস ল্যাটেন্সি (CAL) মাল্টিপারপাস রেজিস্টার READ এবং WRITE ক্ষমতা রাইট লেভেলিং সেলফ রিফ্রেশ মোড লো-পাওয়ার অটো সেলফ রিফ্রেশ (LPASR) তাপমাত্রা নিয়ন্ত্রিত রিফ্রেশ (TCR) ফাইন গ্রানুলারিটি রিফ্রেশ সেলফ রিফ্রেশ অ্যাবোর্ট সর্বোচ্চ পাওয়ার সেভিং আউটপুট ড্রাইভার ক্যালিব্রেশন নমিনাল, পার্ক, এবং ডাইনামিক অন-ডাই টার্মিনেশন (ODT) ডেটা বাসের জন্য ডেটা বাস ইনভার্সন (DBI) কমান্ড/অ্যাড্রেস (CA) প্যারিটি ডেটাবেস রাইট সাইক্লিক রিডানডেন্সি চেক (CRC) প্রতি-DRAM অ্যাড্রেসেবিলিটি কানেক্টিভিটি টেস্ট JEDEC JESD-79-4 কমপ্লায়েন্ট sPPR এবং hPPR ক্ষমতা MBIST-PPR সমর্থন (শুধুমাত্র ডাই রিভিশন R)
বিকল্প¹ কনফিগারেশন 2 গিগ x4 1 গিগ x8 512 মেগ x16 78-বল FBGA প্যাকেজ (Pb-ফ্রি) – x4, x8 9mm x 13.2mm – Rev. A 8mm x 12mm – Rev. B, D, G 7.5mm x 11mm – Rev. E, H, J, R 96-বল FBGA প্যাকেজ (Pb-ফ্রি) – x16 9mm x 14mm – Rev. A 8mm x 14mm – Rev. B 7.5mm x 13.5mm – Rev. D, E, H 7.5mm x 13mm – Rev. J, R টাইমিং – সাইকেল টাইম 0.625ns @ CL = 22 (DDR4-3200) 0.682ns @ CL = 21 (DDR4-2933) 0.750ns @ CL = 19 (DDR4-2666) 0.750ns @ CL = 18 (DDR4-2666) 0.833ns @ CL = 17 (DDR4-2400) 0.833ns @ CL = 16 (DDR4-2400) 0.937ns @ CL = 15 (DDR4-2133) 1.071ns @ CL = 13 (DDR4-1866) অপারেটিং তাপমাত্রা কমার্শিয়াল (0°C ≤ TC ≤ 95°C) ইন্ডাস্ট্রিয়াল (-40°C ≤ TC ≤ 95°C) অটোমোটিভ (-40°C ≤ TC ≤ 105°C) রিভিশন :A, :B, :D, :E, :G, :H, :J, :R
এই টেবিলটি 1866 থেকে 2666 MT/s পর্যন্ত ডেটা রেট জুড়ে স্পিড গ্রেডের DDR4 SDRAM-এর জন্য মূল টাইমিং প্যারামিটারগুলি উপস্থাপন করে। সংশ্লিষ্ট টার্গেট CL-nRCD-nRP মানগুলির মধ্যে রয়েছে 13-13-13 (1866 MT/s), 15-15-15/16-16-16 (2133 MT/s), 16-16-16/17-17-17 (2400 MT/s), এবং 19-19-19 (2666 MT/s), যেখানে tAA, tRCD, এবং tRP টাইমিং 13.32 ns থেকে 15.00 ns পর্যন্ত বিস্তৃত, কিছু বিকল্প টাইট মান বন্ধনীতে রয়েছে।
এই টেবিলটি তিনটি DDR4 SDRAM ডেনসিটির জন্য অ্যাড্রেসিং কনফিগারেশনগুলি রূপরেখা দেয়: 2048 মেগ x4, 1024 মেগ x8, এবং 512 মেগ x16। 2048 মেগ x4 এবং 1024 মেগ x8 ভ্যারিয়েন্টগুলিতে BG[1:0] অ্যাড্রেসিং সহ 4টি ব্যাংক গ্রুপ রয়েছে, যখন 512 মেগ x16-এ BG0 অ্যাড্রেসিং সহ 2টি ব্যাংক গ্রুপ রয়েছে; সবগুলিতে BA[1:0] এর মাধ্যমে অ্যাড্রেস করা ব্যাংক প্রতি গ্রুপে 4টি ব্যাংক রয়েছে। রো অ্যাড্রেসিং ভিন্ন: 2048 মেগ x4 এর জন্য 128K (A[16:0]) এবং অন্য দুটির জন্য 64K (A[15:0]), যখন কলাম অ্যাড্রেসিং সমস্ত কনফিগারেশনে অভিন্নভাবে 1K (A[9:0])। প্রতি ব্যাংকের পেজ সাইজ যথাক্রমে 512B, 1KB, এবং 2KB, যা Page size = 2^COLBITS × ORG/8 সূত্র দ্বারা গণনা করা হয়, যেখানে COLBITS হল কলাম অ্যাড্রেস বিটের সংখ্যা এবং ORG হল DQ বিট সংখ্যা।