szczegółowe informacje o produktach

Do domu Produkty

Chipy mikronowe

MT40A512M16TB-062E:R Chipy mikrofonowe 1.2V DDR4 3200MT/s Zgodne z JEDEC tryby niskiej mocy

Wszystkie kategorie

TSLC Semileds Koralik Lampy LED

Układ diodowy dużej mocy

Skontaktuj się z nami

Miss. alice

sales_deng@163.com

+86 18802688921

Skontaktuj się teraz

Wszystkie kategorie

TSLC Semileds Koralik Lampy LED

MT40A512M16TB-062E:R Chipy mikrofonowe 1.2V DDR4 3200MT/s Zgodne z JEDEC tryby niskiej mocy

Nazwa marki:	Micron
Numer modelu:	MT4A512M16TB-062E:R
MOQ:	500szt
Szczegóły opakowania:	500 sztuk/rolka
Warunki płatności:	T/T

Informacje szczegółowe

Opis produktu

Informacje szczegółowe

Miejsce pochodzenia:

Chiny

Nazwa produktu:

Mikron

model:

MT4A512M16TB-062E:R

Szerokość magistrali danych:

16-bitowy

Maksymalna częstotliwość zegara:

1,6 GHz

Napięcie zasilania:

1,14 V-1,26 V

Temperatura pracy:

0°C~+ 95°C

SMD/SMT

Możliwość Supply:

10000

Podkreślić:

MT4A512M16TB-062E:R

MT40A512M16TB Chipy Mikronowe

3200MT/s DDR4 SDRAM

Opis produktu

Układy Micron MT40A512M16TB-062E:R 1.2V Do 3200MT/s Zgodne z JEDEC Tryby niskiego poboru mocy

Funkcje

VDD = VDDQ = 1.2V ±60mV
VPP = 2.5V, −125mV, +250mV
Wbudowana, wewnętrzna, regulowana generacja VREFDQ
1.2V pseudo open-drain I/O
Czas odświeżania 8192 cykli w zakresie temperatury TC:
64ms w temperaturze −40°C do 85°C
32ms w temperaturze >85°C do 95°C
16ms w temperaturze >95°C do 105°C
16 banków wewnętrznych (x4, x8): 4 grupy po 4 banki każda
8 banków wewnętrznych (x16): 2 grupy po 4 banki każda
Architektura 8n-bit prefetch
Programowalne preambuły stroboskopu danych
Szkolenie preambuły stroboskopu danych
Opóźnienie komendy/adresu (CAL)
Możliwość odczytu i zapisu rejestru wielofunkcyjnego
Wyrównanie zapisu (Write leveling)
Tryb automatycznego odświeżania (Self refresh mode)
Niski pobór mocy automatycznego odświeżania (LPASR)
Odświeżanie sterowane temperaturą (TCR)
Odświeżanie o drobnej granulacji
Anulowanie automatycznego odświeżania
Maksymalna oszczędność energii
Kalibracja sterownika wyjściowego
Nominalne, parkowanie i dynamiczne zakończenie na chipie (ODT)
Inwersja magistrali danych (DBI) dla magistrali danych
Parzystość komendy/adresu (CA)
Cyliczna suma kontrolna zapisu magistrali danych (CRC)
Adresowalność per-DRAM
Test łączności
Zgodne z JEDEC JESD-79-4
Możliwość sPPR i hPPR
Obsługa MBIST-PPR (tylko rewizja R)

Opcje¹
Konfiguracja
2 Gig x4
1 Gig x8
512 Meg x16
Obudowa FBGA 78-kulowa (bez ołowiu) – x4, x8
9mm x 13.2mm – Rev. A
8mm x 12mm – Rev. B, D, G
7.5mm x 11mm – Rev. E, H, J, R
Obudowa FBGA 96-kulowa (bez ołowiu) – x16
9mm x 14mm – Rev. A
8mm x 14mm – Rev. B
7.5mm x 13.5mm – Rev. D, E, H
7.5mm x 13mm – Rev. J, R
Timing – czas cyklu
0.625ns @ CL = 22 (DDR4-3200)
0.682ns @ CL = 21 (DDR4-2933)
0.750ns @ CL = 19 (DDR4-2666)
0.750ns @ CL = 18 (DDR4-2666)
0.833ns @ CL = 17 (DDR4-2400)
0.833ns @ CL = 16 (DDR4-2400)
0.937ns @ CL = 15 (DDR4-2133)
1.071ns @ CL = 13 (DDR4-1866)
Temperatura pracy
Komercyjna (0° ≤ TC ≤ 95°C)
Przemysłowa (−40° ≤ TC ≤ 95°C)
Motoryzacyjna (−40° ≤ TC ≤ 105°C)
Rewizja
:A, :B, :D, :E, :G, :H, :J, :R

Ta tabela przedstawia kluczowe parametry czasowe dla DDR4 SDRAM w różnych klasach prędkości, obejmujących szybkości transmisji danych od 1866 do 2666 MT/s. Odpowiadające docelowe wartości CL-nRCD-nRP to 13-13-13 (1866 MT/s), 15-15-15/16-16-16 (2133 MT/s), 16-16-16/17-17-17 (2400 MT/s) i 19-19-19 (2666 MT/s), z czasami tAA, tRCD i tRP mieszczącymi się w zakresie od 13,32 ns do 15,00 ns, niektóre z alternatywnymi, bardziej rygorystycznymi wartościami w nawiasach.

Ta tabela przedstawia konfiguracje adresowania dla trzech gęstości DDR4 SDRAM: 2048 Meg x4, 1024 Meg x8 i 512 Meg x16. Warianty 2048 Meg x4 i 1024 Meg x8 posiadają 4 grupy banków z adresowaniem BG[1:0], podczas gdy 512 Meg x16 ma 2 grupy banków z adresowaniem BG0; wszystkie mają 4 banki na grupę adresowane za pomocą BA[1:0]. Adresowanie wierszy jest różne: 128K (A[16:0]) dla 2048 Meg x4 i 64K (A[15:0]) dla pozostałych dwóch, podczas gdy adresowanie kolumn jest jednolite 1K (A[9:0]) we wszystkich konfiguracjach. Rozmiary stron na bank wynoszą odpowiednio 512B, 1KB i 2KB, obliczone według wzoru Rozmiar strony = 2^COLBITS × ORG/8, gdzie COLBITS to liczba bitów adresu kolumny, a ORG to liczba bitów DQ.

Tagi:

CHIP LED OSRAM

Układ Cree Led

Układy scalone ST

Chipsy TI

chip bridgelux LED

Chip Infineona

Chip LED LUMINUS

Koraliki do lampy LED

Układy scalone SAMSUNG

Chipy mikronowe

Układy SK Hynix

Układ LED Lumileds

Dioda LED SAMSUNG

SEOUL LED Chip

NICHIA LED Chip

NeXperia Chip

Układy ONsemi

chipy ADI

TSLC Semileds Koralik Lampy LED

Układ diodowy dużej mocy

CHIP LED OSRAM

Układ Cree Led

Układy scalone ST

Chipsy TI

chip bridgelux LED

Chip Infineona

Chip LED LUMINUS

Koraliki do lampy LED

Układy scalone SAMSUNG

Chipy mikronowe

Układy SK Hynix

Układ LED Lumileds

Dioda LED SAMSUNG

SEOUL LED Chip

NICHIA LED Chip

NeXperia Chip

Układy ONsemi

chipy ADI

TSLC Semileds Koralik Lampy LED

Układ diodowy dużej mocy

szczegółowe informacje o produktach

MT40A512M16TB-062E:R Chipy mikrofonowe 1.2V DDR4 3200MT/s Zgodne z JEDEC tryby niskiej mocy

CHIP LED OSRAM

Układ Cree Led

Układy scalone ST

Chipsy TI

chip bridgelux LED

Chip Infineona

Chip LED LUMINUS

Koraliki do lampy LED

Układy scalone SAMSUNG

Chipy mikronowe

Układy SK Hynix

Układ LED Lumileds

Dioda LED SAMSUNG

SEOUL LED Chip

NICHIA LED Chip

NeXperia Chip

Układy ONsemi

chipy ADI

TSLC Semileds Koralik Lampy LED

Układ diodowy dużej mocy

CHIP LED OSRAM

Układ Cree Led

Układy scalone ST

Chipsy TI

chip bridgelux LED

Chip Infineona

Chip LED LUMINUS

Koraliki do lampy LED

Układy scalone SAMSUNG

Chipy mikronowe

Układy SK Hynix

Układ LED Lumileds

Dioda LED SAMSUNG

SEOUL LED Chip

NICHIA LED Chip

NeXperia Chip

Układy ONsemi

chipy ADI