logo
قیمت خوب  آنلاین

جزئیات محصولات

Created with Pixso. خونه Created with Pixso. محصولات Created with Pixso.
تراشه های میکرون
Created with Pixso.

MT40A512M16TB-062E:R تراشه های میکروونی 1.2V DDR4 3200MT/s حالت های کم مصرف سازگار با JEDEC

MT40A512M16TB-062E:R تراشه های میکروونی 1.2V DDR4 3200MT/s حالت های کم مصرف سازگار با JEDEC

نام تجاری: Micron
شماره مدل: MT40A512M16TB-062E:R
MOQ: 500 عدد
جزئیات بسته بندی: 500 عدد / قرقره
شرایط پرداخت: T/T
اطلاعات جزئیات
محل منبع:
چین
نام محصول:
میکرون
مدل:
MT40A512M16TB-062E:R
عرض گذرگاه داده:
16 بیت
حداکثر فرکانس ساعت:
1.6 گیگاهرتز
ولتاژ منبع تغذیه:
1.14 V-1.26 V
دمای عملیاتی:
0°C~+95°C
تایپ کنید:
SMD/SMT
قابلیت ارائه:
10000
برجسته کردن:

MT40A512M16TB-062E:R

,

MT40A512M16TB تراشه های میکروونی

,

3200MT/s DDR4 SDRAM

توضیحات محصول

تراشه های میکروونی MT40A512M16TB-062E:R 1.2V تا 3200MT/s حالت های کم مصرف سازگار با JEDEC


ویژگی ها
VDD = VDDQ = 1.2V ± 60mV
VPP = 2.5V، -125mV، +250mV
تولید VREFDQ داخلی و قابل تنظیم
1.2V I/O شبه باز
زمان تازه سازی چرخه 8192 در محدوده دمای TC:
64ms در -40°C تا 85°C
32ms در >85°C تا 95°C
16ms در >95°C تا 105°C
16 بانک داخلی (x4، x8): 4 گروه از هر 4 بانک
8 بانک داخلی (x16): 2 گروه از هر 4 بانک
معماری 8n-bit prefetch
مقدمات داده های قابل برنامه ریزی
آموزش در مورد داده های استروبی
تاخیر فرمان/آدرس (CAL)
قابلیت READ و WRITE برای ثبت چند منظوره
سطح بندی نوشتن
حالت خود به روز رسانی
خودآگاه سازی خودکار با قدرت کم (LPASR)
به روز رسانی با کنترل دمای (TCR)
تازه کردن دانه های خوب
خود به روز رسانی لغو
حداکثر صرفه جویی در انرژی
کالیبراسیون درایور خروجی
پایان نامی، پارک و پویا در هنگام مرگ (ODT)
اینورژن اتوبوس داده (DBI) برای اتوبوس داده
برابری فرمان / آدرس (CA)
چک افزوده گیری چرخه ای (CRC) برای نوشتن در دیتابیس
آدرس گذاری بر اساس DRAM
آزمون اتصال
مطابقت با JEDEC JESD-79-4
قابلیت sPPR و hPPR
پشتیبانی MBIST-PPR (فقط Die Revision R)

گزینه ها1
پیکربندی
2 گیگ x4
1 گيگ x8
512 مگ x16
بسته FBGA 78 توپ (بدون Pb)
9 میلی متر × 13.2 میلی متر
8mm x 12mm Rev. B، D، G
7.5 میلی متر × 11 میلی متر Rev. E, H, J, R
بسته 96 توپ FBGA (بدون Pb) x16
9 میلی متر × 14 میلی متر
8 میلی متر × 14 میلی متر
7.5 میلی متر × 13.5 میلی متر
7.5 میلیمتر × 13 میلیمتر
زمان بندی زمان چرخه
0.625ns @ CL = 22 (DDR4-3200)
0.682ns @ CL = 21 (DDR4-2933)
0.750ns @ CL = 19 (DDR4-2666)
0.750ns @ CL = 18 (DDR4-2666)
0.833ns @ CL = 17 (DDR4-2400)
0.833ns @ CL = 16 (DDR4-2400)
0.937ns @ CL = 15 (DDR4-2133)
1.071ns @ CL = 13 (DDR4-1866)
دمای کار
استفاده تجاری (0° ≤ TC ≤ 95°C)
صنعتی (-40 °C ≤ TC ≤ 95 °C)
خودرو (-40 °C ≤ TC ≤ 105 °C)
بازنگری
"الف" ب) -د، :E، "جي" ه، "ج" :R


این جدول پارامترهای کلیدی زمان بندی را برای DDR4 SDRAM در سراسر درجه سرعت ارائه می دهد، که نرخ داده ها را از 1866 تا 2666 MT/s پوشش می دهد. مقادیر هدف CL-nRCD-nRP مربوطه شامل 13-13-13 (1866 MT/s) ،15-15-15/16-16-16 (2133 MT/s)، 16-16-16/17-17-17 (2400 MT/s) ، و 19-19 (2666 MT/s) ، با زمان tAA، tRCD، و tRP که از 13.32 ns تا 15.00 ns می باشد، برخی با مقادیر متناوب سخت تر در دایره عطفه.
MT40A512M16TB-062E:R تراشه های میکروونی 1.2V DDR4 3200MT/s حالت های کم مصرف سازگار با JEDEC
این جدول پیکربندی های آدرس گذاری را برای سه تراکم DDR4 SDRAM شرح می دهد: 2048 Meg x4، 1024 Meg x8 و 512 Meg x16. انواع 2048 Meg x4 و 1024 Meg x8 دارای 4 گروه بانک با BG هستند [1]:0] مخاطب شدن، در حالی که 512 Meg x16 دارای 2 گروه بانکی با آدرس BG0 است؛ همه دارای 4 بانک در هر گروه با آدرس BA [1] هستند. آدرس ردیف متفاوت است: 128K (A [16:0]) برای 2048 Meg x4 و 64K (A [15:0]) برای دو مورد دیگر، در حالی که آدرس ستون به طور یکنواخت 1K (A[9:0]) در تمام پیکربندی ها است. اندازه صفحات در هر بانک به ترتیب 512B، 1KB و 2KB است که با فرمول اندازه صفحه = 2 ^ COLBITS × ORG/8 محاسبه می شود.که COLBITS تعداد بیت های آدرس ستون و ORG تعداد بیت های DQ است..
MT40A512M16TB-062E:R تراشه های میکروونی 1.2V DDR4 3200MT/s حالت های کم مصرف سازگار با JEDEC