شرائح Micron MT40A512M16TB-062E:R 1.2V حتى 3200MT/s متوافقة مع JEDEC أوضاع استهلاك طاقة منخفض
الميزات
VDD = VDDQ = 1.2V ±60mV VPP = 2.5V, −125mV, +250mV توليد VREFDQ داخلي قابل للتعديل على الشريحة I/O بجهد 1.2V مفتوح المصرف الزائف وقت التحديث لدورة 8192 في نطاق درجة حرارة TC: 64 مللي ثانية عند −40°C إلى 85°C 32 مللي ثانية عند >85°C إلى 95°C 16 مللي ثانية عند >95°C إلى 105°C 16 بنك داخلي (x4, x8): 4 مجموعات من 4 بنوك لكل منها 8 بنوك داخلية (x16): مجموعتان من 4 بنوك لكل منهما بنية جلب مسبق 8n بت بادئات إشارة بيانات قابلة للبرمجة تدريب بادئة إشارة البيانات زمن استجابة الأوامر/العناوين (CAL) قدرة قراءة وكتابة سجل متعدد الأغراض تسوية الكتابة وضع التحديث الذاتي تحديث ذاتي تلقائي منخفض الطاقة (LPASR) تحديث متحكم فيه بالحرارة (TCR) تحديث دقيق التدرج إلغاء التحديث الذاتي أقصى توفير للطاقة معايرة مشغل الإخراج إنهاء داخلي اسمي، متوقف، وديناميكي (ODT) عكس ناقل البيانات (DBI) لناقل البيانات توازي الأوامر/العناوين (CA) فحص التكرار الدوري للكتابة على ناقل البيانات (CRC) قابلية عنونة لكل DRAM اختبار الاتصال متوافق مع JEDEC JESD-79-4 قدرة sPPR و hPPR دعم MBIST-PPR (مراجعة الشريحة R فقط)
خيارات¹ التكوين 2 جيج ×4 1 جيج ×8 512 ميج ×16 حزمة FBGA بـ 78 كرة (خالية من الرصاص) – x4, x8 9 مم × 13.2 مم – مراجعة أ 8 مم × 12 مم – مراجعة ب، د، ج 7.5 مم × 11 مم – مراجعة هـ، ح، ي، ر حزمة FBGA بـ 96 كرة (خالية من الرصاص) – x16 9 مم × 14 مم – مراجعة أ 8 مم × 14 مم – مراجعة ب 7.5 مم × 13.5 مم – مراجعة د، هـ، ح 7.5 مم × 13 مم – مراجعة ي، ر التوقيت – زمن الدورة 0.625 نانو ثانية @ CL = 22 (DDR4-3200) 0.682 نانو ثانية @ CL = 21 (DDR4-2933) 0.750 نانو ثانية @ CL = 19 (DDR4-2666) 0.750 نانو ثانية @ CL = 18 (DDR4-2666) 0.833 نانو ثانية @ CL = 17 (DDR4-2400) 0.833 نانو ثانية @ CL = 16 (DDR4-2400) 0.937 نانو ثانية @ CL = 15 (DDR4-2133) 1.071 نانو ثانية @ CL = 13 (DDR4-1866) درجة حرارة التشغيل تجاري (0° ≤ TC ≤ 95°C) صناعي (−40° ≤ TC ≤ 95°C) سيارات (−40° ≤ TC ≤ 105°C) المراجعة :A, :B, :D, :E, :G, :H, :J, :R
يقدم هذا الجدول معلمات التوقيت الرئيسية لذاكرة DDR4 SDRAM عبر درجات السرعة، والتي تغطي معدلات البيانات من 1866 إلى 2666 MT/s. تشمل قيم CL-nRCD-nRP المستهدفة المقابلة 13-13-13 (1866 MT/s)، 15-15-15/16-16-16 (2133 MT/s)، 16-16-16/17-17-17 (2400 MT/s)، و 19-19-19 (2666 MT/s)، مع توقيتات tAA، tRCD، و tRP تتراوح من 13.32 نانو ثانية إلى 15.00 نانو ثانية، بعضها بقيم أضيق بديلة بين قوسين.
يحدد هذا الجدول تكوينات العنونة لثلاث كثافات من ذاكرة DDR4 SDRAM: 2048 ميج ×4، 1024 ميج ×8، و 512 ميج ×16. تتميز متغيرات 2048 ميج ×4 و 1024 ميج ×8 بـ 4 مجموعات بنوك مع عنونة BG[1:0]، بينما تحتوي 512 ميج ×16 على مجموعتين بنوك مع عنونة BG0؛ جميعها تحتوي على 4 بنوك لكل مجموعة يتم عنونتها عبر BA[1:0]. تختلف عنونة الصفوف: 128 ألف (A[16:0]) لـ 2048 ميج ×4 و 64 ألف (A[15:0]) للاثنين الآخرين، بينما عنونة الأعمدة موحدة 1 ألف (A[9:0]) عبر جميع التكوينات. أحجام الصفوف لكل بنك هي 512 بايت، 1 كيلوبايت، و 2 كيلوبايت على التوالي، محسوبة بالصيغة حجم الصف = 2^COLBITS × ORG/8، حيث COLBITS هو عدد بتات عنوان العمود و ORG هو عدد بتات DQ.