Μικροτσίπς MT40A512M16TB-062E:R 1.2V Μέχρι 3200MT/s Τρόποι χαμηλής ισχύος συμβατοί με το JEDEC
Χαρακτηριστικά
Δοκιμαστική ισχύς VPP = 2,5V, -125mV, +250mV Εσωτερική, ρυθμιζόμενη γεννήτρια VREFDQ 1.2V ψευδο-ανοιχτής αποχέτευσης I/O Χρόνος ανανέωσης 8192 κύκλου σε εύρος θερμοκρασίας TC: 64 ms σε θερμοκρασία -40°C έως 85°C 32 ms σε > 85 °C έως 95 °C 16 ms σε θερμοκρασία > 95°C έως 105°C 16 εσωτερικές τράπεζες (x4, x8): 4 ομάδες 4 τραπεζών η καθεμία 8 εσωτερικές τράπεζες (x16): 2 ομάδες 4 τραπεζών η καθεμία Αρχιτεκτονική 8n-bit prefetch Προγραμματιζόμενα προοίμια με στροβίδιο δεδομένων Εκπαίδευση για την προκήρυξη της ανάλυσης των δεδομένων Διοικητική/διεύθυνση καθυστέρηση (CAL) Δυνατότητα αναγνώρισης και εγγραφής του πολλαπλού καταλόγου Γράψτε ισοπέδωση Τρόπος αυτοανανέωσης Αυτοανανέωση χαμηλής ισχύος (LPASR) Εναρμόνιση με ελεγχόμενη θερμοκρασία (TCR) Ανανεώστε τη λεπτή κόκκωση Επαναφορά αυτοαποσύνδεσης διακοπή Μέγιστη εξοικονόμηση ενέργειας Κλιμάκωση οδηγού εξόδου Ονομαστική, στάθμευση και δυναμική τερματισμός (ODT) Αντιστροφή λεωφορείου δεδομένων (DBI) για λεωφορείο δεδομένων Παροχή εντολής/διεύθυνσης (CA) Έλεγχος κυκλικής επανεξέτασης γραφής στη βάση δεδομένων (CRC) Διεύθυνση ανά DRAM Δοκιμή σύνδεσης Συμμόρφωση με την JEDEC JESD-79-4 ικανότητα sPPR και hPPR Υποστήριξη MBIST-PPR (μόνο Die Revision R)
Ο πίνακας αυτός παρουσιάζει βασικές παραμέτρους συγχρονισμού για την DDR4 SDRAM σε όλα τα επίπεδα ταχύτητας, που καλύπτουν ταχύτητες δεδομένων από 1866 έως 2666 MT/s. Οι αντίστοιχες τιμές CL-nRCD-nRP περιλαμβάνουν 13-13-13 (1866 MT/s),15-15-15/16-16-16 (2133 MT/s), 16-16-16/17-17-17 (2400 MT/s) και 19-19 (2666 MT/s), με χρόνο tAA, tRCD και tRP που κυμαίνονται από 13,32 ns έως 15,00 ns, ορισμένες με εναλλακτικές αυστηρότερες τιμές σε παρένθεση.
Αυτός ο πίνακας περιγράφει τις διαμορφώσεις διευθύνσεων για τρεις πυκνότητες DDR4 SDRAM: 2048 Meg x4, 1024 Meg x8 και 512 Meg x16. Οι παραλλαγές 2048 Meg x4 και 1024 Meg x8 διαθέτουν 4 ομάδες τραπεζών με BG [1]:0] απευθύνονται, ενώ το 512 Meg x16 έχει 2 ομάδες τραπεζών με διευθύνσεις BG0; όλες έχουν 4 τράπεζες ανά ομάδα που διευθύνονται μέσω BA[1:0]. Η διεύθυνση σειράς διαφέρει: 128K (A[16:0]) για το 2048 Meg x4 και 64K (A[15:0]) για τα άλλα δύο, ενώ η διεύθυνση στήλης είναι ομοιόμορφα 1K (A[9:0]) σε όλες τις διαμορφώσεις. Τα μεγέθη σελίδας ανά τράπεζα είναι 512B, 1KB και 2KB αντίστοιχα, υπολογίζονται με τον τύπο Page size = 2^COLBITS × ORG/8,όπου το COLBITS είναι ο αριθμός των bit διεύθυνσης στήλης και το ORG είναι ο αριθμός των bit DQ.