Chip Mikron MT40A512M16TB-062E:R 1.2V Hingga 3200MT/s Modus Low-Power yang Sesuai JEDEC
Fitur
VDD = VDDQ = 1,2V ± 60mV VPP = 2,5V, −125mV, +250mV Generasi VREFDQ internal yang dapat disesuaikan pada mati 1.2V pseudo open drain I/O Waktu refresh dari siklus 8192 pada kisaran suhu TC: 64ms pada -40°C sampai 85°C 32ms pada > 85°C sampai 95°C 16ms pada > 95°C sampai 105°C 16 bank internal (x4, x8): 4 kelompok masing-masing 4 bank 8 bank internal (x16): 2 kelompok masing-masing 4 bank Arsitektur prefetch 8n-bit Pendahuluan strobe data yang dapat diprogram Pelatihan pengantar stroboscopy data Keterlambatan perintah/alamat (CAL) Kemampuan READ dan WRITE untuk register multi-tujuan Menulis leveling Modus Pembaharuan Otomatis Low-power auto refresh (LPASR) Temperatur terkontrol refresh (TCR) Perbarui granularitas halus Mengakhiri pembaruan otomatis Penghematan daya maksimum Kalibrasi driver output Nominal, park, dan terminasi on-die dinamis (ODT) Inversi data bus (DBI) untuk data bus Paritas Command/Address (CA) Databus write cyclic redundancy check (CRC) Adresasi per-DRAM Uji konektivitas JEDEC JESD-79-4 sesuai Kemampuan sPPR dan hPPR Dukungan MBIST-PPR (hanya Die Revision R)
Opsi1 Konfigurasi 2 Gig x4 1 Gig x8 512 Meg x16 Paket FBGA 78-bola (bebas dari Pb) 9mm x 13.2mm Rev. A 8mm x 12mm Rev. B, D, G 7.5mm x 11mm Rev. E, H, J, R Paket FBGA 96-bola (bebas dari Pb) 9mm x 14mm Rev. A 8mm x 14mm Rev. B 7.5mm x 13.5mm Rev. D, E, H 7.5mm x 13mm Rev. J, R Waktu Waktu siklus 0.625ns @ CL = 22 (DDR4-3200) 0.682ns @ CL = 21 (DDR4-2933) 0.750ns @ CL = 19 (DDR4-2666) 0.750ns @ CL = 18 (DDR4-2666) 0.833ns @ CL = 17 (DDR4-2400) 0.833ns @ CL = 16 (DDR4-2400) 0.937ns @ CL = 15 (DDR4-2133) 1.071ns @ CL = 13 (DDR4-1866) Suhu operasi Komersial (0° ≤ TC ≤ 95°C) Industri (-40 °C ≤ TC ≤ 95 °C) Otomotif (-40° ≤ TC ≤ 105°C) Revisi :A, B, D, E, G, H, J, : R
Tabel ini menyajikan parameter waktu utama untuk DDR4 SDRAM di berbagai tingkat kecepatan, mencakup tingkat data dari 1866 hingga 2666 MT/s. Nilai target CL-nRCD-nRP yang sesuai termasuk 13-13-13 (1866 MT/s),15-15-15/16-16-16 (2133 MT/s), 16-16-16/17-17-17 (2400 MT/s), dan 19-19 (2666 MT/s), dengan waktu tAA, tRCD, dan tRP berkisar dari 13,32 ns hingga 15,00 ns, beberapa dengan nilai alternatif yang lebih ketat di kurung.
Tabel ini menguraikan konfigurasi alamat untuk tiga kepadatan DDR4 SDRAM: 2048 Meg x4, 1024 Meg x8, dan 512 Meg x16.0] mengomentari, sedangkan 512 Meg x16 memiliki 2 kelompok bank dengan alamat BG0; semuanya memiliki 4 bank per kelompok yang dihubungi melalui BA[1:0].0]) untuk dua lainnya, sedangkan alamat kolom adalah seragam 1K (A[9:0]) di semua konfigurasi. ukuran halaman per bank adalah 512B, 1KB, dan 2KB masing-masing, dihitung dengan rumus Page size = 2 ^ COLBITS × ORG/8,dimana COLBITS adalah jumlah bit alamat kolom dan ORG adalah jumlah bit DQ.