logo
Buen precio  En línea

Detalles de los productos

Created with Pixso. Hogar Created with Pixso. Productos Created with Pixso.
chips de micras
Created with Pixso.

MT40A512M16TB-062E:R Micron Chips 1.2V DDR4 3200MT/s JEDEC Compliant Modos de Bajo Consumo

MT40A512M16TB-062E:R Micron Chips 1.2V DDR4 3200MT/s JEDEC Compliant Modos de Bajo Consumo

Nombre De La Marca: Micron
Número De Modelo: MT4104M4104M4104M4104M4104M4104M4104M4104M4104M4104M4104M4104M4104M4104M4104M4104M4104M4104M4104M410
Cantidad Mínima De Pedido: 500 Uds.
Detalles De Embalaje: 500pcs/reel
Condiciones De Pago: T/T
Información detallada
Lugar de origen:
China
Nombre del producto:
Micrón
modelo:
MT4104M4104M4104M4104M4104M4104M4104M4104M4104M4104M4104M4104M4104M4104M4104M4104M4104M4104M4104M410
Ancho del bus de datos:
16 bits
Frecuencia máxima de reloj:
1,6 gigahertz
Tensión de alimentación:
1,14 V-1,26 V
Temperatura de funcionamiento:
0°C~+95°C
Tipo:
SMD/SMT
Capacidad de la fuente:
10000
Resaltar:

MT4104M4104M4104M4104M4104M4104M4104M4104M4104M4104M4104M4104M4104M4104M4104M4104M4104M4104M4104M4104M4104M4104M4104M4104M4104M4104M4105M4105M4105M4105M4105M4105M4105M4105M4105M4105M4105M4105M4105M4105M4105M4105M4105M4105M4105M4105M4105M4105M4105M4105M4105M4105M4105M4105M4105M4105M4105M4105M4105M4105M4105M4105M410M410M

,

MT40A512M16TB Micron Chips

,

3200MT/s DDR4 SDRAM

Descripción del Producto

Chips Micron MT40A512M16TB-062E:R  1.2V Hasta 3200MT/s Modos de bajo consumo compatibles con JEDEC


Características
VDD = VDDQ = 1.2V ±60mV
VPP = 2.5V, −125mV, +250mV
Generación de VREFDQ interna, ajustable, en el chip
E/S de drenador abierto pseudo de 1.2V
Tiempo de actualización de 8192 ciclos en el rango de temperatura TC:
64ms a −40°C a 85°C
32ms a >85°C a 95°C
16ms a >95°C a 105°C
16 bancos internos (x4, x8): 4 grupos de 4 bancos cada uno
8 bancos internos (x16): 2 grupos de 4 bancos cada uno
Arquitectura de prefetch de 8n bits
Preámbulos de estroboscopio de datos programables
Entrenamiento de preámbulo de estroboscopio de datos
Latencia de comando/dirección (CAL)
Capacidad de lectura y escritura de registro multipropósito
Nivelación de escritura
Modo de autorrefresco
Autorrefresco automático de bajo consumo (LPASR)
Refresco controlado por temperatura (TCR)
Refresco de granularidad fina
Abandono de autorrefresco
Máximo ahorro de energía
Calibración del controlador de salida
Terminación en el chip (ODT) nominal, de parque y dinámica
Inversión del bus de datos (DBI) para el bus de datos
Paridad de comando/dirección (CA)
Comprobación de redundancia cíclica (CRC) de escritura del bus de datos
Direccionabilidad por DRAM
Prueba de conectividad
Compatible con JEDEC JESD-79-4
Capacidad sPPR y hPPR
Soporte MBIST-PPR (solo revisión de chip R)

Opciones¹
Configuración
2 Gig x4
1 Gig x8
512 Meg x16
Paquete FBGA de 78 bolas (sin plomo) – x4, x8
9 mm x 13.2 mm – Rev. A
8 mm x 12 mm – Rev. B, D, G
7.5 mm x 11 mm – Rev. E, H, J, R
Paquete FBGA de 96 bolas (sin plomo) – x16
9 mm x 14 mm – Rev. A
8 mm x 14 mm – Rev. B
7.5 mm x 13.5 mm – Rev. D, E, H
7.5 mm x 13 mm – Rev. J, R
Temporización – tiempo de ciclo
0.625ns @ CL = 22 (DDR4-3200)
0.682ns @ CL = 21 (DDR4-2933)
0.750ns @ CL = 19 (DDR4-2666)
0.750ns @ CL = 18 (DDR4-2666)
0.833ns @ CL = 17 (DDR4-2400)
0.833ns @ CL = 16 (DDR4-2400)
0.937ns @ CL = 15 (DDR4-2133)
1.071ns @ CL = 13 (DDR4-1866)
Temperatura de funcionamiento
Comercial (0° ≤ TC ≤ 95°C)
Industrial (−40° ≤ TC ≤ 95°C)
Automotriz (−40° ≤ TC ≤ 105°C)
Revisión
:A, :B, :D, :E, :G, :H, :J, :R


Esta tabla presenta los parámetros de temporización clave para SDRAM DDR4 en diferentes grados de velocidad, que abarcan velocidades de datos de 1866 a 2666 MT/s. Los valores correspondientes de CL-nRCD-nRP objetivo incluyen 13-13-13 (1866 MT/s), 15-15-15/16-16-16 (2133 MT/s), 16-16-16/17-17-17 (2400 MT/s) y 19-19-19 (2666 MT/s), con tiempos tAA, tRCD y tRP que varían de 13.32 ns a 15.00 ns, algunos con valores alternativos más ajustados entre paréntesis.
MT40A512M16TB-062E:R Micron Chips 1.2V DDR4 3200MT/s JEDEC Compliant Modos de Bajo Consumo
Esta tabla describe las configuraciones de direccionamiento para tres densidades de SDRAM DDR4: 2048 Meg x4, 1024 Meg x8 y 512 Meg x16. Las variantes de 2048 Meg x4 y 1024 Meg x8 cuentan con 4 grupos de bancos con direccionamiento BG[1:0], mientras que los 512 Meg x16 tienen 2 grupos de bancos con direccionamiento BG0; todos tienen 4 bancos por grupo direccionados a través de BA[1:0]. El direccionamiento de fila difiere: 128K (A[16:0]) para 2048 Meg x4 y 64K (A[15:0]) para los otros dos, mientras que el direccionamiento de columna es uniformemente 1K (A[9:0]) en todas las configuraciones. Los tamaños de página por banco son 512B, 1KB y 2KB respectivamente, calculados por la fórmula Tamaño de página = 2^COLBITS × ORG/8, donde COLBITS es el número de bits de dirección de columna y ORG es el número de bits DQ.
MT40A512M16TB-062E:R Micron Chips 1.2V DDR4 3200MT/s JEDEC Compliant Modos de Bajo Consumo