logo
Goede prijs  Online

details van de producten

Created with Pixso. Huis Created with Pixso. Producten Created with Pixso.
Micron-chips
Created with Pixso.

MT40A512M16TB-062E:R Micron Chips 1.2V DDR4 3200MT/s JEDEC-compatibele energiezuinige modi

MT40A512M16TB-062E:R Micron Chips 1.2V DDR4 3200MT/s JEDEC-compatibele energiezuinige modi

Merknaam: Micron
Modelnummer: MT4A512M16TB-062E:R
MOQ: 500 STUKS
Verpakkingsdetails: 500pcs/reel
Betalingsvoorwaarden: T/T
Gedetailleerde informatie
Plaats van herkomst:
China
Productnaam:
Micron
model:
MT4A512M16TB-062E:R
Databusbreedte:
16 bits
Maximale klokfrequentie:
1,6 GHz
Voedingsspanning:
1,14 V-1,26 V
Bedrijfstemperatuur:
0 °C~+ 95 °C
Type:
SMD/SMT
Levering vermogen:
10000
Markeren:

MT4A512M16TB-062E:R

,

MT40A512M16TB Micron Chips

,

3200MT/s DDR4 SDRAM

Productbeschrijving

Micronchips MT40A512M16TB-062E:R 1.2V Tot 3200MT/s JEDEC-compliant Low-Power Modes


Kenmerken
VDD = VDDQ = 1,2V ± 60mV
VPP = 2,5V, −125mV, +250mV
VREFDQ-generatie op basis van een interne, instelbare VREFDQ-generatie
1.2V pseudo-open afvoer I/O
Vernieuwtijd van 8192-cyclus bij TC-temperatuurbereik:
64 ms bij -40°C tot 85°C
32 ms bij > 85 °C tot 95 °C
16 ms bij > 95 °C tot 105 °C
16 interne banken (x4, x8): 4 groepen van elk 4 banken
8 interne banken (x16): 2 groepen van elk 4 banken
8n-bit prefetch architectuur
Programmeerbare data strobe preambules
Data strobe preambule training
Bevel/adres latency (CAL)
Meerdoelige register READ en WRITE mogelijkheid
Schrijf leveling
Autovernieuwingsmodus
Auto-self-refresh (LPASR) met een laag vermogen
Temperatuurgecontroleerde vernieuwing (TCR)
Vernieuwing van de fijne korrels
Autovernieuwing afbreken
Maximale energiebesparing
Kalibratie van de uitvoerstuurder
Nominale, parkeer- en dynamische beëindiging op de afwerking (ODT)
Databusinvertering (DBI) voor databus
Pariteit opdracht/adres (CA)
Databusschrijfcyclische redundantiecontrole (CRC)
Adreseerbaarheid per DRAM
Verbindbaarheidstest
JEDEC JESD-79-4 conform
sPPR- en hPPR-capaciteit
MBIST-PPR-ondersteuning (alleen Die Revision R)

Opties1
Configuratie
2 Gig x4
1 Gig x8
512 Meg x16
78-bal FBGA-pakket (vrij van Pb) x4, x8
9 mm x 13,2 mm Rev. A
8 mm x 12 mm Rev. B, D, G
7.5 mm x 11 mm Rev. E, H, J, R
96-bal FBGA-pakket (vrij van Pb) x16
9 mm x 14 mm Rev. A
8 mm x 14 mm Rev. B
7.5 mm x 13.5 mm Rev. D, E, H
7.5mm x 13mm Rev. J, R
Tijdstip
0.625ns @ CL = 22 (DDR4-3200)
0.682ns @ CL = 21 (DDR4-2933)
0.750ns @ CL = 19 (DDR4-2666)
0.750ns @ CL = 18 (DDR4-2666)
0.833ns @ CL = 17 (DDR4-2400)
0.833ns @ CL = 16 (DDR4-2400)
0.937ns @ CL = 15 (DDR4-2133)
1.071ns @ CL = 13 (DDR4-1866)
Werktemperatuur
Commerciële (0° ≤ TC ≤ 95°C)
Industrieel (−40 °C ≤ TC ≤ 95 °C)
Automobiel (-40° ≤ TC ≤ 105°C)
Herziening
:A, B, -Dat is het. E, G, H, J, - Ja.


In deze tabel worden de belangrijkste timingparameters voor DDR4 SDRAM voor alle snelheidscategorieën weergegeven, met een gegevenssnelheid van 1866 tot 2666 MT/s. De overeenkomstige CL-nRCD-nRP-waarden omvatten 13-13-13 (1866 MT/s),15-15-15/16-16-16 (2133 MT/s), 16-16-16/17-17-17 (2400 MT/s) en 19-19 (2666 MT/s), met tAA-, tRCD- en tRP-timings variërend van 13,32 ns tot 15,00 ns, sommige met alternatieve strakere waarden in haakjes.
MT40A512M16TB-062E:R Micron Chips 1.2V DDR4 3200MT/s JEDEC-compatibele energiezuinige modi
Deze tabel schetst de adresseringsconfiguraties voor drie DDR4 SDRAM-dichtheden: 2048 Meg x4, 1024 Meg x8 en 512 Meg x16. De 2048 Meg x4 en 1024 Meg x8 varianten hebben 4 bankgroepen met BG [1]:0] aanpak, terwijl de 512 Meg x16 heeft 2 bankgroepen met BG0 adresseren; alle hebben 4 banken per groep geadresseerd via BA[1:0].0]) voor de andere tweeDe pagina's per bank zijn respectievelijk 512B, 1KB en 2KB, berekend volgens de formule Page size = 2^COLBITS × ORG/8,waar COLBITS het aantal kolomadresbits is en ORG het aantal DQ-bits.
MT40A512M16TB-062E:R Micron Chips 1.2V DDR4 3200MT/s JEDEC-compatibele energiezuinige modi