logo
Bom preço  On-line

detalhes dos produtos

Created with Pixso. Casa Created with Pixso. Produtos Created with Pixso.
Chips de mícron
Created with Pixso.

MT40A512M16TB-062E:R Micron Chips 1.2V DDR4 3200MT/s JEDEC Compliant Low Power Modes

MT40A512M16TB-062E:R Micron Chips 1.2V DDR4 3200MT/s JEDEC Compliant Low Power Modes

Marca: Micron
Número do modelo: MT4A512M16TB-062E:R
Quantidade mínima: 500 PCS
Detalhes da embalagem: 500pcs/reel
Condições de pagamento: T/T
Informações pormenorizadas
Lugar de origem:
China
Nome do produto:
Mícron
modelo:
MT4A512M16TB-062E:R
Largura do barramento de dados:
16 bits
Frequência máxima do clock:
1,6 gigahertz
Tensão de alimentação:
1,14V-1,26V
Temperatura operacional:
0°C~+ 95°C
Tipo:
SMD/SMT
Habilidade da fonte:
10.000
Destacar:

MT4A512M16TB-062E:R

,

MT40A512M16TB Micron Chips

,

3200MT/s DDR4 SDRAM

Descrição do produto

Micron chips MT40A512M16TB-062E:R  1.2V Até 3200MT/s Modos de Baixa Potência em Conformidade com JEDEC


Recursos
VDD = VDDQ = 1.2V ±60mV
VPP = 2.5V, −125mV, +250mV
Geração de VREFDQ interna, ajustável, on-die
I/O pseudo open-drain de 1.2V
Tempo de atualização de 8192 ciclos na faixa de temperatura TC:
64ms a −40°C a 85°C
32ms a >85°C a 95°C
16ms a >95°C a 105°C
16 bancos internos (x4, x8): 4 grupos de 4 bancos cada
8 bancos internos (x16): 2 grupos de 4 bancos cada
Arquitetura de prefetch 8n-bit
Preâmbulos de strobe de dados programáveis
Treinamento de preâmbulo de strobe de dados
Latência de comando/endereço (CAL)
Capacidade de leitura e gravação em registrador multifuncional
Nivelamento de gravação
Modo de auto-atualização
Auto-atualização de baixa potência (LPASR)
Atualização controlada por temperatura (TCR)
Atualização de granularidade fina
Abortar auto-atualização
Máxima economia de energia
Calibração do driver de saída
Terminação on-die (ODT) nominal, park e dinâmica
Inversão do barramento de dados (DBI) para o barramento de dados
Paridade de Comando/Endereço (CA)
Verificação de redundância cíclica (CRC) de gravação do barramento de dados
Endereçabilidade por DRAM
Teste de conectividade
Em conformidade com JEDEC JESD-79-4
Capacidade sPPR e hPPR
Suporte MBIST-PPR (apenas Revisão de Die R)

Opções¹
Configuração
2 Gig x4
1 Gig x8
512 Meg x16
Pacote FBGA de 78 esferas (sem chumbo) – x4, x8
9mm x 13.2mm – Rev. A
8mm x 12mm – Rev. B, D, G
7.5mm x 11mm – Rev. E, H, J, R
Pacote FBGA de 96 esferas (sem chumbo) – x16
9mm x 14mm – Rev. A
8mm x 14mm – Rev. B
7.5mm x 13.5mm – Rev. D, E, H
7.5mm x 13mm – Rev. J, R
Tempo – tempo de ciclo
0.625ns @ CL = 22 (DDR4-3200)
0.682ns @ CL = 21 (DDR4-2933)
0.750ns @ CL = 19 (DDR4-2666)
0.750ns @ CL = 18 (DDR4-2666)
0.833ns @ CL = 17 (DDR4-2400)
0.833ns @ CL = 16 (DDR4-2400)
0.937ns @ CL = 15 (DDR4-2133)
1.071ns @ CL = 13 (DDR4-1866)
Temperatura de operação
Comercial (0° ≤ TC ≤ 95°C)
Industrial (−40° ≤ TC ≤ 95°C)
Automotivo (−40° ≤ TC ≤ 105°C)
Revisão
:A, :B, :D, :E, :G, :H, :J, :R


Esta tabela apresenta os principais parâmetros de temporização para DDR4 SDRAM em diferentes classes de velocidade, abrangendo taxas de dados de 1866 a 2666 MT/s. Os valores alvo correspondentes de CL-nRCD-nRP incluem 13-13-13 (1866 MT/s), 15-15-15/16-16-16 (2133 MT/s), 16-16-16/17-17-17 (2400 MT/s) e 19-19-19 (2666 MT/s), com tempos tAA, tRCD e tRP variando de 13,32 ns a 15,00 ns, alguns com valores alternativos mais apertados entre parênteses.
MT40A512M16TB-062E:R Micron Chips 1.2V DDR4 3200MT/s JEDEC Compliant Low Power Modes
Esta tabela descreve as configurações de endereçamento para três densidades de DDR4 SDRAM: 2048 Meg x4, 1024 Meg x8 e 512 Meg x16. As variantes de 2048 Meg x4 e 1024 Meg x8 possuem 4 grupos de bancos com endereçamento BG[1:0], enquanto a de 512 Meg x16 tem 2 grupos de bancos com endereçamento BG0; todas têm 4 bancos por grupo endereçados via BA[1:0]. O endereçamento de linha difere: 128K (A[16:0]) para 2048 Meg x4 e 64K (A[15:0]) para os outros dois, enquanto o endereçamento de coluna é uniformemente 1K (A[9:0]) em todas as configurações. Os tamanhos de página por banco são 512B, 1KB e 2KB, respectivamente, calculados pela fórmula Tamanho da página = 2^COLBITS × ORG/8, onde COLBITS é o número de bits de endereço de coluna e ORG é a contagem de bits DQ.
MT40A512M16TB-062E:R Micron Chips 1.2V DDR4 3200MT/s JEDEC Compliant Low Power Modes