logo
Bon prix  En ligne

Détails des produits

Created with Pixso. Maison Created with Pixso. Produits Created with Pixso.
Puces IC SAMSUNG
Created with Pixso.

NT5AD512M16C4-JR Samsung IC Chips 8Gb C-Die DDR4 SDRAM 1.2V Jusqu'à 3200Mbps

NT5AD512M16C4-JR Samsung IC Chips 8Gb C-Die DDR4 SDRAM 1.2V Jusqu'à 3200Mbps

Nom De La Marque: Samsung
Numéro De Modèle: NT5AD512M16C4-JR
Quantité Minimale De Commande: 100 pièces
Détails De L'emballage: 100
Conditions De Paiement: T/T
Informations détaillées
Lieu d'origine:
Chine
Nom du produit:
Samsung
modèle:
NT5AD512M16C4-JR
Densité:
8 Go
Tension:
1.2 V
Emballer:
BGA
Vitesse:
3200Mbps
Température:
0~95°C
Grade:
Commercial
Capacité d'approvisionnement:
10000
Mettre en évidence:

NT5AD512M16C4-JR

,

Samsung IC Chips 8Gb

,

IC Chips DDR4 SDRAM

Description du produit

Puces Samsung NT5AD512M16C4-JR 8Gb C-Die DDR4 SDRAM 1.2V jusqu'à 3200 Mbps


Caractéristiques
Intégrité des données
- Auto Self Refresh (ASR) par DRAM intégré TS
- Modes Auto Refresh et Self Refresh
Bande passante d'accès DRAM
- Structures de gating d'E/S séparées par groupes de banques
- Abort Self Refresh
- Refresh à granularité fine
Synchronisation du signal
- Write Leveling via paramètres MR1
- Read Leveling via MPR
Fiabilité et gestion des erreurs
- Parité commande/adresse
- CRC d'écriture du bus de données
- Lecture MPR
- Boundary Scan (X16)
- Post Package Repair
Intégrité du signal
- Formation interne VREFDQ
- Formation de préambule de lecture
- Mode Gear Down
- Adressabilité par DRAM
- DS configurable pour la compatibilité système
- Terminaison sur puce configurable
- Inversion du bus de données (DBI)
- Calibration ZQ pour la précision de l'impédance DS/ODT
via pad ZQ externe (240Ω± 1%)
Économie d'énergie et efficacité
- POD avec terminaison VDDQ
- Latence commande/adresse (CAL)
- Économie d'énergie maximale
- Auto Self Refresh basse consommation (LPASR)

Intégrité des données
- Auto Self Refresh (ASR) par DRAM intégré TS
- Modes Auto Refresh et Self Refresh
Bande passante d'accès DRAM
- Structures de gating d'E/S séparées par groupes de banques
- Abort Self Refresh
- Refresh à granularité fine
Synchronisation du signal
- Write Leveling via paramètres MR1
- Read Leveling via MPR
Fiabilité et gestion des erreurs
- Parité commande/adresse
- CRC d'écriture du bus de données
- Lecture MPR
- Boundary Scan (X16)
- Post Package Repair
Intégrité du signal
- Formation interne VREFDQ
- Formation de préambule de lecture
- Mode Gear Down
- Adressabilité par DRAM
- DS configurable pour la compatibilité système
- Terminaison sur puce configurable
- Inversion du bus de données (DBI)
- Calibration ZQ pour la précision de l'impédance DS/ODT
via pad ZQ externe (240Ω± 1%)
Économie d'énergie et efficacité
- POD avec terminaison VDDQ
- Latence commande/adresse (CAL)
- Économie d'énergie maximale
- Auto Self Refresh basse consommation (LPASR)


Fonctions programmables
Impédance du pilote de sortie (34/48)
Latence d'écriture CAS (9/10/11/12/14/16/18/20)
Latence additive (0/CL-1/CL-2)
Latence CS vers commande adresse (3/4/5/6/8)
Latence de parité commande adresse (4/5/6)
Temps de récupération d'écriture (10/12/14/16/18/20/24)
Type de burst (Séquentiel/Entrelacé)
RTT_PARK (34/40/48/60/80/120/240)
RTT_NOM (34/40/48/60/80/120/240)
RTT_WR (80/120/240)
Préambule de lecture (1T/2T)
Préambule d'écriture (1T/2T)
Longueur de burst (BL8/BC4/BC4 ou 8 à la volée)
LPASR (Manuel : Normal/Réduit/Étendu, Auto : TS)

Options
Grade de vitesse (CL-TRCD-TRP)2
- 2666 Mbps / 19-19-19
- 3200 Mbps / 22-22-22
Plage de température (Tc)5- Grade commercial : 0°C~95°C
- 1.2V / 1.2V / 2.5V
Conformité RoHS sans plomb et sans halogène
NT5AD512M16C4-JR Samsung IC Chips 8Gb C-Die DDR4 SDRAM 1.2V Jusqu'à 3200Mbps
NT5AD512M16C4-JR Samsung IC Chips 8Gb C-Die DDR4 SDRAM 1.2V Jusqu'à 3200Mbps