logo
Buen precio  En línea

Detalles de los productos

Created with Pixso. Hogar Created with Pixso. Productos Created with Pixso.
chips de micras
Created with Pixso.

MT41K256M16TW-107:P Micron Chips 1.35V DDR3L 512MB 96-ball FBGA PC3L-1866

MT41K256M16TW-107:P Micron Chips 1.35V DDR3L 512MB 96-ball FBGA PC3L-1866

Nombre De La Marca: Micron
Número De Modelo: MT41K256M16TW-107:P
Cantidad Mínima De Pedido: 100
Condiciones De Pago: T/T
Información detallada
Lugar de origen:
China
Densidad total:
4GB
modelo:
MT41K1G4, MT41K512M8, MT41K256M16
Bancos Internos:
8
Temperatura de funcionamiento:
Comercial: 0°C a +95°C; Industrial (TI): -40°C a +95°C
Características:
Nivelación de escritura, registro multipropósito, calibración del controlador de salida
Nombre del producto:
Micrón
Capacidad de la fuente:
1000000
Resaltar:

MT41K256M16TW-107:P

,

MT41K256M16TW Micron Chips

,

1.35V DDR3L SDRAM

Descripción del Producto

Micron chips MT41K256M16TW-107:P DDR3L 512MB 96-ball FBGA PC3L-1866

 
Descripción
DDR3L SDRAM (1.35V) es una versión de bajo voltaje de
DDR3 (1.5V) SDRAM. Consulte la hoja de datos de
DDR3 (1.5V) SDRAM (Rev. Die: E) cuando opere en
modo compatible con 1.5V.
Características
• VDD = VDDQ = 1.35V (1.283–1.45V)
• Compatible con versiones anteriores a VDD = VDDQ = 1.5V ±0.075V
– Admite dispositivos DDR3L para ser compatibles con versiones anteriores en aplicaciones de 1.5V
• Estroboscopio de datos diferencial bidireccional
• Arquitectura de prelectura de 8n bits
• Entradas de reloj diferencial (CK, CK#)
• 8 bancos internos
• Terminación nominal y dinámica en chip (ODT)
para señales de datos, estroboscópicas y de máscara
• Latencia programable de CAS (LECTURA) (CL)
• Latencia aditiva de CAS publicada programable (AL)
• Latencia programable de CAS (ESCRITURA) (CWL)
• Longitud de ráfaga fija (BL) de 8 y corte de ráfaga (BC) de 4
(a través del conjunto de registros de modo [MRS])
• BC4 o BL8 seleccionable sobre la marcha (OTF)
• Modo de autorrefresco
• TC de 0°C a +95°C
– 64 ms, 8192 ciclos de refresco a 0°C a +85°C
– 32 ms a +85°C a +95°C
• Temperatura de autorrefresco (SRT)
• Autorrefresco automático (ASR)
• Nivelación de escritura
• Registro multipropósito
• Calibración del controlador de salida
Opciones
 
 

Configuración

 

1 Gig x 4 → Marcado: 1G4

512 Meg x 8 → Marcado: 512M8
256 Meg x 16 → Marcado: 256M16
Paquete FBGA (sin plomo) – x4, x8
 

78 bolas (8 mm x 10.5 mm) Rev. P → Marcado: DA

Paquete FBGA (sin plomo) – x16
 
96 bolas (8 mm x 14 mm) Rev. P → Marcado: TW
Temporización – tiempo de ciclo
 

938 ps @ CL = 14 (DDR3-2133) → Marcado: -093

1.07 ns @ CL = 13 (DDR3-1866) → Marcado: -107
1.25 ns @ CL = 11 (DDR3-1600) → Marcado: -125
Opciones especiales
 

Producto de ciclo de vida premium (PLP) → Marcado: X

Temperatura de funcionamiento
 

Comercial (0°C ≤ T_C ≤ +95°C) → Marcado: Ninguno

Industrial (–40°C ≤ T_C ≤ +95°C) → Marcado: IT
Revisión
 

→ Marcado: P

 
La Tabla 1 presenta los parámetros de temporización clave para diferentes grados de velocidad de memoria. El grado de velocidad -093, que admite una velocidad de datos de 2133 MT/s, presenta una temporización objetivo tRCD-tRP-CL de 14-14-14, con cada uno de tRCD, tRP y CL medido en 13.09 ns, y es compatible con versiones anteriores a 1866 MT/s con CL=13 (-107) y también a 1600 MT/s con CL=11 (-125). El grado de velocidad -107 opera a una velocidad de datos de 1866 MT/s, con una temporización objetivo de 13-13-13 y los tres parámetros tRCD, tRP y CL iguales a 13.91 ns, y es compatible con versiones anteriores a 1600 MT/s con CL=11 (-125). El grado de velocidad -125 tiene una velocidad de datos de 1600 MT/s, una temporización objetivo de 11-11-11 y tRCD, tRP y CL todos a 13.75 ns.
 
 
La Tabla 2 describe los parámetros de direccionamiento para tres configuraciones de memoria diferentes: 1 Gig x 4, 512 Meg x 8 y 256 Meg x 16. Para la configuración de 1 Gig x 4, la estructura es 128 Meg x 4 x 8 bancos, con un recuento de refresco de 8K, una dirección de fila de 64K que abarca A[15:0], una dirección de 8 bancos que utiliza BA[2:0], una dirección de columna de 2K que cubre A[11, 9:0] y un tamaño de página de 1 KB. La configuración de 512 Meg x 8 está estructurada como 64 Meg x 8 x 8 bancos, compartiendo el mismo recuento de refresco de 8K, dirección de fila de 64K (A[15:0]) y dirección de 8 bancos (BA[2:0]) que la variante de 1 Gig x 4, al tiempo que presenta una dirección de columna de 1K (A[9:0]) y un tamaño de página de 1 KB. La configuración de 256 Meg x 16 tiene una estructura de 32 Meg x 16 x 8 bancos, un recuento de refresco de 8K idéntico y una dirección de 8 bancos (BA[2:0]), una dirección de fila de 32K que abarca A[14:0], una dirección de columna de 1K (A[9:0]) y un tamaño de página de 2 KB. 
MT41K256M16TW-107:P Micron Chips 1.35V DDR3L 512MB 96-ball FBGA PC3L-1866

 

MT41K256M16TW-107:P Micron Chips 1.35V DDR3L 512MB 96-ball FBGA PC3L-1866

 

MT41K256M16TW-107:P Micron Chips 1.35V DDR3L 512MB 96-ball FBGA PC3L-1866