logo
Bon prix  En ligne

Détails des produits

Created with Pixso. Maison Created with Pixso. Produits Created with Pixso.
Puces microniques
Created with Pixso.

MT41K256M16TW-107:P Micron Chips 1.35V DDR3L 512 Mo 96 billes FBGA PC3L-1866

MT41K256M16TW-107:P Micron Chips 1.35V DDR3L 512 Mo 96 billes FBGA PC3L-1866

Nom De La Marque: Micron
Numéro De Modèle: MT41K256M16TW-107:P
Quantité Minimale De Commande: 100
Conditions De Paiement: T/T
Informations détaillées
Lieu d'origine:
Chine
Densité totale:
4 Go
modèle:
MT41K1G4, MT41K512M8, MT41K256M16
Banques internes:
8
Température de fonctionnement:
Commercial : 0°C à +95°C ; Industriel (IT) : -40°C à +95°C
Caractéristiques:
Nivellement d'écriture, registre polyvalent, calibrage du pilote de sortie
Nom du produit:
Micron
Capacité d'approvisionnement:
1000000
Mettre en évidence:

MT41K256M16TW-107:P

,

MT41K256M16TW Micron Chips

,

1.35V DDR3L SDRAM

Description du produit

Puces Micron MT41K256M16TW-107:P DDR3L 512Mo FBGA 96 billes PC3L-1866

 
Description
La DDR3L SDRAM (1,35V) est une version basse tension de la
DDR3 (1,5V) SDRAM. Reportez-vous aux spécifications de la fiche technique
DDR3 (1,5V) SDRAM (Révision de la puce : E) lors de l'exécution en
mode compatible 1,5V.
Caractéristiques
• VDD = VDDQ = 1,35V (1,283–1,45V)
• Rétrocompatible avec VDD = VDDQ = 1,5V ±0,075V
– Prend en charge les périphériques DDR3L pour être rétrocompatibles
dans les applications 1,5V
• Décalage de données différentiel bidirectionnel
• Architecture de prélecture 8n-bit
• Entrées d'horloge différentielles (CK, CK#)
• 8 banques internes
• Terminaison différentielle et dynamique sur puce (ODT)
pour les signaux de données, de décalage et de masque
• Latence programmable CAS (LECTURE) (CL)
• Latence additive CAS postée programmable (AL)
• Latence programmable CAS (ECRITURE) (CWL)
• Longueur de rafale fixe (BL) de 8 et découpage de rafale (BC) de 4
(via le jeu de registres de mode [MRS])
• BC4 ou BL8 sélectionnable à la volée (OTF)
• Mode d'auto-rafraîchissement
• TC de 0°C à +95°C
– Rafraîchissement de 64 ms, 8192 cycles à 0°C à +85°C
– 32 ms à +85°C à +95°C
• Température d'auto-rafraîchissement (SRT)
• Auto-rafraîchissement automatique (ASR)
• Mise à niveau de l'écriture
• Registre polyvalent
• Calibration du pilote de sortie
 
 

Options

 

Configuration

1 Gig x 4 → Marquage : 1G4
512 Még x 8 → Marquage : 512M8
256 Még x 16 → Marquage : 256M16
 

Boîtier FBGA (sans plomb) – x4, x8

78 billes (8 mm x 10,5 mm) Rév. P → Marquage : DA
 
Boîtier FBGA (sans plomb) – x16
96 billes (8 mm x 14 mm) Rév. P → Marquage : TW
 

Temporisation – temps de cycle

938 ps @ CL = 14 (DDR3-2133) → Marquage : -093
1,07 ns @ CL = 13 (DDR3-1866) → Marquage : -107
1,25 ns @ CL = 11 (DDR3-1600) → Marquage : -125
 

Options spéciales

Produit à cycle de vie premium (PLP) → Marquage : X
 

Température de fonctionnement

Commercial (0°C ≤ T_C ≤ +95°C) → Marquage : Aucun
Industriel (–40°C ≤ T_C ≤ +95°C) → Marquage : IT
 

Révision

 
→ Marquage : P
 
 
Le Tableau 1 présente les paramètres de temporisation clés pour différentes classes de vitesse de mémoire. La classe de vitesse -093, qui prend en charge un débit de données de 2133 MT/s, présente une temporisation tRCD-tRP-CL cible de 14-14-14, avec chaque tRCD, tRP et CL mesuré à 13,09 ns, et elle est rétrocompatible avec 1866 MT/s avec CL=13 (-107) et également avec 1600 MT/s avec CL=11 (-125). La classe de vitesse -107 fonctionne à un débit de données de 1866 MT/s, avec une temporisation cible de 13-13-13 et les trois paramètres tRCD, tRP et CL égaux à 13,91 ns, et elle est rétrocompatible avec 1600 MT/s avec CL=11 (-125). La classe de vitesse -125 a un débit de données de 1600 MT/s, une temporisation cible de 11-11-11, et tRCD, tRP et CL tous à 13,75 ns.
MT41K256M16TW-107:P Micron Chips 1.35V DDR3L 512 Mo 96 billes FBGA PC3L-1866

 

Le Tableau 2 décrit les paramètres d'adressage pour trois configurations de mémoire différentes : 1 Gig x 4, 512 Még x 8 et 256 Még x 16. Pour la configuration 1 Gig x 4, la structure est de 128 Még x 4 x 8 banques, avec un nombre de rafraîchissements de 8K, une adresse de ligne de 64K s'étendant sur A[15:0], une adresse de 8 banques utilisant BA[2:0], une adresse de colonne de 2K couvrant A[11, 9:0], et une taille de page de 1 Ko. La configuration 512 Még x 8 est structurée en 64 Még x 8 x 8 banques, partageant le même nombre de rafraîchissements de 8K, la même adresse de ligne de 64K (A[15:0]) et la même adresse de 8 banques (BA[2:0]) que la variante 1 Gig x 4, tout en présentant une adresse de colonne de 1K (A[9:0]) et une taille de page de 1 Ko. La configuration 256 Még x 16 a une structure de 32 Még x 16 x 8 banques, un nombre de rafraîchissements de 8K et une adresse de 8 banques (BA[2:0]) identiques, une adresse de ligne de 32K s'étendant sur A[14:0], une adresse de colonne de 1K (A[9:0]), et une taille de page plus grande de 2 Ko. 

MT41K256M16TW-107:P Micron Chips 1.35V DDR3L 512 Mo 96 billes FBGA PC3L-1866

 

MT41K256M16TW-107:P Micron Chips 1.35V DDR3L 512 Mo 96 billes FBGA PC3L-1866