szczegółowe informacje o produktach

Do domu Produkty

Chip Infineona

SAK-TC1782F-320F180HR Infineon Chip BA 32-Bit Jednokrotkowy Mikrokontroler

Wszystkie kategorie

TSLC Semileds Koralik Lampy LED

Układ diodowy dużej mocy

Skontaktuj się z nami

Miss. alice

sales_deng@163.com

+86 18802688921

Skontaktuj się teraz

Wszystkie kategorie

TSLC Semileds Koralik Lampy LED

SAK-TC1782F-320F180HR Infineon Chip BA 32-Bit Jednokrotkowy Mikrokontroler

Nazwa marki:	Infineon Chip
Numer modelu:	SAK-TC1782F-320F180HR BA
MOQ:	2500
Szczegóły opakowania:	2500 sztuk / rolka
Warunki płatności:	T/T

Informacje szczegółowe

Opis produktu

Informacje szczegółowe

Miejsce pochodzenia:

Chiny

Dokument:

model:

SAK-TC1782F-320F180HR BA

Nazwa produktu:

Chip Infineona

Temperatura pracy:

- 40°C ~ + 125°C

SMD/SMT

Szerokość magistrali danych:

32-bitowy

Rozdzielczość ADC:

10 bitów

Możliwość Supply:

100 000

Podkreślić:

SAK-TC1782F-320F180HR

TC1782F-320F180HR Infineon Chip

TC1782F-320F180HR Mikrokontroler

Opis produktu

Mikrokontroler Infineon Chip SAK-TC1782F-320F180HR BA 32-bit

Podsumowanie cech

/ SAK-TC1782F-320F180HR ma następujące SAK-TC1782F-320F180HL• Wysokowydajny 32-bitowy superskalarny procesor TriCore V1.3.1 z potokiem 4-stopniowym

– Doskonała wydajność w czasie rzeczywistym

– W pełni zintegrowane możliwości DSP

– Jednoprecyzyjna jednostka zmiennoprzecinkowa (FPU)

– Praca z częstotliwością 133 MHz w pełnym zakresie temperatur

• 32-bitowy procesor sterowania peryferiami z instrukcją jednokrokową (PCP2)

• Wiele pamięci na chipie

– 32 Kbyte pamięci kodu (CMEM)

– Praca z częstotliwością 133 MHz w pełnym zakresie temperatur

• Wiele pamięci na chipie

– 128 Kbyte pamięci Flash danych (DFLASH) do wykorzystania do emulacji EEPROM

– Pamięć podręczna instrukcji: do 16 Kbyte (ICACHE, konfigurowalna)

– 40 Kbyte pamięci podręcznej kodu (SPRAM)

– Pamięć podręczna danych: do 4 Kbyte (DCACHE, konfigurowalna)

– 8 Kbyte pamięci nakładkowej (OVRAM)

– 16 Kbyte pamięci ROM rozruchowej (BROM)

• 16-kanałowy kontroler DMA

• Zaawansowany system przerwań z 2

255 sprzętowymi poziomami arbitrażu priorytetówobsługiwany przez CPU lub PCP2• Wysokowydajna struktura magistrali na chipie

– 64-bitowe magistrale pamięci lokalnej między CPU, pamięcią Flash i pamięcią danych

– 32-bitowa magistrala peryferiów systemowych (SPB) dla peryferiów na chipie i jednostek funkcjonalnych

– Jeden mostek magistrali (LFI Bridge)

• Wszechstronne jednostki peryferyjne na chipie

– Dwa asynchroniczne/synchroniczne kanały szeregowe (ASC) z generatorem szybkości transmisji,

wykrywaniem błędów parzystości, ramkowania i nadmiaru

– Trzy szybkie synchroniczne kanały szeregowe (SSC) z programowalną długością danych

długością i kierunkiem przesunięcia

– Jeden interfejs szeregowy Micro Second Bus (MSC) do rozszerzenia portu szeregowego do zewnętrznych

urządzeń zasilających

– Jeden szybki interfejs Micro Link (MLI) do komunikacji międzyprocesorowej szeregowej

komunikacji

– Jeden moduł MultiCAN z 3 węzłami CAN i 128 swobodnie przypisywalnymi komunikatami

obiekty do wydajnej obsługi danych poprzez buforowanie FIFO i transfer danych bramy

transfer (jeden węzeł CAN obsługuje funkcjonalność TTCAN)

– Jeden moduł General Purpose Timer Array (GPTA) z dodatkową komórką timera lokalnego

transfer (jeden węzeł CAN obsługuje funkcjonalność TTCAN)

– Jeden moduł FlexRayTM z 2 kanałami (E-Ray).

funkcjonalność do realizacji autonomicznego i złożonego zarządzania wejściem/wyjściem

• 32 analogowe linie wejściowe dla ADC

– 2 niezależne jądra (ADC0 i ADC1)

– Zakres napięcia zasilania analogowego od 3,3 V do 5 V (pojedyncze zasilanie)

• 4 różne kanały wejściowe FADC

– kanały ze sterowaniem impedancją i nakładające się na wejścia ADC1

– Ekstremalnie szybka konwersja, 21 cykli zegara

FADC– 10-bitowa konwersja A/C (wyższa rozdzielczość można osiągnąć przez uśrednianiekolejnych konwersji w filtrze redukcji danych cyfrowych)• 86 cyfrowych linii ogólnego przeznaczenia (GPIO), 4 linie wejściowe

• Porty I/O cyfrowe z możliwością pracy 3,3 V

• Wsparcie debugowania na chipie dla OCDS Level 1 (CPU, PCP, DMA, On Chip Bus)

• Dostępny dedykowany układ emulacyjny (TC1782ED)

– debugowanie wielordzeniowe, śledzenie w czasie rzeczywistym i kalibracja

– interfejs JTAG (IEEE 1149.1) czteroprzewodowy/pięcioprzewodowy lub DAP (Device Access Port) dwuprzewodowy

• System zarządzania energią

• Jednostka generowania zegara z PLL

/ ma następujące • Wysokowydajny 32-bitowy superskalarny procesor TriCore V1.3.1 z potokiem 4-stopniowym

– Doskonała wydajność w czasie rzeczywistym

– W pełni zintegrowane możliwości DSP

– Jednoprecyzyjna jednostka zmiennoprzecinkowa (FPU)

– Praca z częstotliwością 133 MHz w pełnym zakresie temperatur

• 32-bitowy procesor sterowania peryferiami z instrukcją jednokrokową (PCP2)

• Wiele pamięci na chipie

– 32 Kbyte pamięci kodu (CMEM)

– Praca z częstotliwością 133 MHz w pełnym zakresie temperatur

• Wiele pamięci na chipie

– 128 Kbyte pamięci Flash danych (DFLASH) do wykorzystania do emulacji EEPROM

– Pamięć podręczna instrukcji: do 16 Kbyte (ICACHE, konfigurowalna)

– 40 Kbyte pamięci podręcznej kodu (SPRAM)

– Pamięć podręczna danych: do 4 Kbyte (DCACHE, konfigurowalna)

– 8 Kbyte pamięci nakładkowej (OVRAM)

– 16 Kbyte pamięci ROM rozruchowej (BROM)

• 16-kanałowy kontroler DMA

• Zaawansowany system przerwań z 2

255 sprzętowymi poziomami arbitrażu priorytetówobsługiwany przez CPU lub PCP2• Wysokowydajna struktura magistrali na chipie

– 64-bitowe magistrale pamięci lokalnej między CPU, pamięcią Flash i pamięcią danych

– 32-bitowa magistrala peryferiów systemowych (SPB) dla peryferiów na chipie i jednostek funkcjonalnych

– Jeden mostek magistrali (LFI Bridge)

• Wszechstronne jednostki peryferyjne na chipie

– Dwa asynchroniczne/synchroniczne kanały szeregowe (ASC) z generatorem szybkości transmisji,

wykrywaniem błędów parzystości, ramkowania i nadmiaru

– Trzy szybkie synchroniczne kanały szeregowe (SSC) z programowalną długością danych

długością i kierunkiem przesunięcia

– Jeden interfejs szeregowy Micro Second Bus (MSC) do rozszerzenia portu szeregowego do zewnętrznych

urządzeń zasilających

– Jeden szybki interfejs Micro Link (MLI) do komunikacji międzyprocesorowej szeregowej

komunikacji

– Jeden moduł MultiCAN z 3 węzłami CAN i 128 swobodnie przypisywalnymi komunikatami

obiekty do wydajnej obsługi danych poprzez buforowanie FIFO i transfer danych bramy

transfer (jeden węzeł CAN obsługuje funkcjonalność TTCAN)

– Jeden moduł General Purpose Timer Array (GPTA) z dodatkową komórką timera lokalnego

Array (LTCA2) zapewniający potężny zestaw funkcji filtrowania sygnału cyfrowego i timera

• 32 analogowe linie wejściowe dla ADC

– 2 niezależne jądra (ADC0 i ADC1)

– Zakres napięcia zasilania analogowego od 3,3 V do 5 V (pojedyncze zasilanie)

• 4 różne kanały wejściowe FADC

– kanały ze sterowaniem impedancją i nakładające się na wejścia ADC1

– Ekstremalnie szybka konwersja, 21 cykli zegara

• Porty I/O cyfrowe z możliwością pracy 3,3 V

• Wsparcie debugowania na chipie dla OCDS Level 1 (CPU, PCP, DMA, On Chip Bus)

• Dostępny dedykowany układ emulacyjny (TC1782ED)

– debugowanie wielordzeniowe, śledzenie w czasie rzeczywistym i kalibracja

– interfejs JTAG (IEEE 1149.1) czteroprzewodowy/pięcioprzewodowy lub DAP (Device Access Port) dwuprzewodowy

• System zarządzania energią

• Jednostka generowania zegara z PLL

/ SAK-TC1782N-256F133HL ma następujące cechy:• Wysokowydajny 32-bitowy superskalarny procesor TriCore V1.3.1 z potokiem 4-stopniowym

– Doskonała wydajność w czasie rzeczywistym

– Silna obsługa bitów

– W pełni zintegrowane możliwości DSP

– Jednoprecyzyjna jednostka zmiennoprzecinkowa (FPU)

– Praca z częstotliwością 133 MHz w pełnym zakresie temperatur

• 32-bitowy procesor sterowania peryferiami z instrukcją jednokrokową (PCP2)

– 2 Mbyte pamięci Flash programu (PFLASH) z ECC

– 32 Kbyte pamięci kodu (CMEM)

– Praca z częstotliwością 133 MHz w pełnym zakresie temperatur

• Wiele pamięci na chipie

– 2 Mbyte pamięci Flash programu (PFLASH) z ECC

– 128 Kbyte pamięci Flash danych (DFLASH) do wykorzystania do emulacji EEPROM

– 128 Kbyte pamięci danych (LDRAM)

– Pamięć podręczna instrukcji: do 16 Kbyte (ICACHE, konfigurowalna)

– 40 Kbyte pamięci podręcznej kodu (SPRAM)

– Pamięć podręczna danych: do 4 Kbyte (DCACHE, konfigurowalna)

– 8 Kbyte pamięci nakładkowej (OVRAM)

– 16 Kbyte pamięci ROM rozruchowej (BROM)

• 16-kanałowy kontroler DMA

• Zaawansowany system przerwań z 2

255 sprzętowymi poziomami arbitrażu priorytetówobsługiwany przez CPU lub PCP2• Wysokowydajna struktura magistrali na chipie

– 64-bitowe magistrale pamięci lokalnej między CPU, pamięcią Flash i pamięcią danych

– 32-bitowa magistrala peryferiów systemowych (SPB) dla peryferiów na chipie i jednostek funkcjonalnych

– Jeden mostek magistrali (LFI Bridge)

• Wszechstronne jednostki peryferyjne na chipie

– Dwa asynchroniczne/synchroniczne kanały szeregowe (ASC) z generatorem szybkości transmisji,

wykrywaniem błędów parzystości, ramkowania i nadmiaru

– Trzy szybkie synchroniczne kanały szeregowe (SSC) z programowalną długością danych

długością i kierunkiem przesunięcia

– Jeden interfejs szeregowy Micro Second Bus (MSC) do rozszerzenia portu szeregowego do zewnętrznych

urządzeń zasilających

– Jeden szybki interfejs Micro Link (MLI) do komunikacji międzyprocesorowej szeregowej

komunikacji

– Jeden moduł MultiCAN z 3 węzłami CAN i 128 swobodnie przypisywalnymi komunikatami

obiekty do wydajnej obsługi danych poprzez buforowanie FIFO i transfer danych bramy

transfer (jeden węzeł CAN obsługuje funkcjonalność TTCAN)

– Jeden moduł General Purpose Timer Array (GPTA) z dodatkową komórką timera lokalnego

Array (LTCA2) zapewniający potężny zestaw funkcji filtrowania sygnału cyfrowego i timera

funkcjonalność do realizacji autonomicznego i złożonego zarządzania wejściem/wyjściem

• 32 analogowe linie wejściowe dla ADC

– 2 niezależne jądra (ADC0 i ADC1)

– Zakres napięcia zasilania analogowego od 3,3 V do 5 V (pojedyncze zasilanie)

• 4 różne kanały wejściowe FADC

– kanały ze sterowaniem impedancją i nakładające się na wejścia ADC1

– Ekstremalnie szybka konwersja, 21 cykli zegara

• Porty I/O cyfrowe z możliwością pracy 3,3 V

• Wsparcie debugowania na chipie dla OCDS Level 1 (CPU, PCP, DMA, On Chip Bus)

• Dostępny dedykowany układ emulacyjny (TC1782ED)

– debugowanie wielordzeniowe, śledzenie w czasie rzeczywistym i kalibracja

– interfejs JTAG (IEEE 1149.1) czteroprzewodowy/pięcioprzewodowy lub DAP (Device Access Port) dwuprzewodowy

• System zarządzania energią

• Jednostka generowania zegara z PLL

Tagi:

CHIP LED OSRAM

Układ Cree Led

Układy scalone ST

Chipsy TI

chip bridgelux LED

Chip Infineona

Chip LED LUMINUS

Koraliki do lampy LED

Układy scalone SAMSUNG

Chipy mikronowe

Układy SK Hynix

Układ LED Lumileds

Dioda LED SAMSUNG

SEOUL LED Chip

NICHIA LED Chip

NeXperia Chip

Układy ONsemi

chipy ADI

TSLC Semileds Koralik Lampy LED

Układ diodowy dużej mocy

CHIP LED OSRAM

Układ Cree Led

Układy scalone ST

Chipsy TI

chip bridgelux LED

Chip Infineona

Chip LED LUMINUS

Koraliki do lampy LED

Układy scalone SAMSUNG

Chipy mikronowe

Układy SK Hynix

Układ LED Lumileds

Dioda LED SAMSUNG

SEOUL LED Chip

NICHIA LED Chip

NeXperia Chip

Układy ONsemi

chipy ADI

TSLC Semileds Koralik Lampy LED

Układ diodowy dużej mocy

szczegółowe informacje o produktach

SAK-TC1782F-320F180HR Infineon Chip BA 32-Bit Jednokrotkowy Mikrokontroler

CHIP LED OSRAM

Układ Cree Led

Układy scalone ST

Chipsy TI

chip bridgelux LED

Chip Infineona

Chip LED LUMINUS

Koraliki do lampy LED

Układy scalone SAMSUNG

Chipy mikronowe

Układy SK Hynix

Układ LED Lumileds

Dioda LED SAMSUNG

SEOUL LED Chip

NICHIA LED Chip

NeXperia Chip

Układy ONsemi

chipy ADI

TSLC Semileds Koralik Lampy LED

Układ diodowy dużej mocy

CHIP LED OSRAM

Układ Cree Led

Układy scalone ST

Chipsy TI

chip bridgelux LED

Chip Infineona

Chip LED LUMINUS

Koraliki do lampy LED

Układy scalone SAMSUNG

Chipy mikronowe

Układy SK Hynix

Układ LED Lumileds

Dioda LED SAMSUNG

SEOUL LED Chip

NICHIA LED Chip

NeXperia Chip

Układy ONsemi

chipy ADI