logo
Bom preço  On-line

detalhes dos produtos

Created with Pixso. Casa Created with Pixso. Produtos Created with Pixso.
Chip Infineon
Created with Pixso.

SAK-TC1782F-320F180HR Infineon Chip BA Microcontrolador de Chip Único de 32 bits

SAK-TC1782F-320F180HR Infineon Chip BA Microcontrolador de Chip Único de 32 bits

Marca: Infineon Chip
Número do modelo: SAK-TC1782F-320F180HR BA
Quantidade mínima: 2500
Detalhes da embalagem: 2500 unidades/carretel
Condições de pagamento: T/T
Informações pormenorizadas
Lugar de origem:
China
modelo:
SAK-TC1782F-320F180HR BA
Nome do produto:
Chip Infineon
Temperatura operacional:
- 40 °C ~ + 125 °C
Tipo:
SMD/SMT
Largura do barramento de dados:
32 bits
Resolução ADC:
10 bits
Habilidade da fonte:
100.000
Destacar:

SAK-TC1782F-320F180HR

,

TC1782F-320F180HR Infineon Chip

,

TC1782F-320F180HR Microcontrolador

Descrição do produto

Microcontrolador Monochip Infineon Chip SAK-TC1782F-320F180HR BA de 32 bits 


Resumo das Funcionalidades
O SAK-TC1782F-320F180HR possui as seguintes SAK-TC1782F-320F180HL• CPU TriCore V1.3.1 Superescalar de 32 bits de alto desempenho com pipeline de 4 estágios
– Desempenho superior em tempo real
• CPU TriCore V1.3.1 Superescalar de 32 bits de alto desempenho com pipeline de 4 estágios
– Capacidades DSP totalmente integradas
– Unidade de Ponto Flutuante (FPU) de precisão simples
– Operação de 133 MHz em toda a faixa de temperatura
• Processador de Controle de Periféricos de 32 bits com instrução de ciclo único (PCP2)
– Operação de 180 MHz em toda a faixa de temperatura
– 32 Kbyte de Memória de Código (CMEM)
– Operação de 133 MHz em toda a faixa de temperatura
• Múltiplas memórias no chip
– Operação de 180 MHz em toda a faixa de temperatura
– 128 Kbyte de Memória Flash de Dados (DFLASH) utilizável para emulação de EEPROM
– 2,5 Mbyte de Memória Flash de Programa (PFLASH) com ECC
– Cache de Instruções: até 16 Kbyte (ICACHE, configurável)
– 40 Kbyte de Memória Scratchpad de Código (SPRAM)
– Cache de Dados: até 4 Kbyte (DCACHE, configurável)
– 8 Kbyte de Memória de Sobreposição (OVRAM)
– 16 Kbyte de BootROM (BROM)
• Controlador DMA de 16 Canais
• Sistema de interrupção sofisticado com 2
×
255 níveis de prioridade de hardware atendidos pela CPU ou PCP2 • Estrutura de barramento no chip de alto desempenho
– Barramentos de Memória Local de 64 bits entre CPU, Flash e Memória de Dados
– Barramento de Periféricos do Sistema (SPB) de 32 bits para unidades periféricas e funcionais no chip
– Uma ponte de barramento (Ponte LFI)
• Unidades Periféricas Versáteis no Chip
– Dois Canais Seriais Assíncronos/Síncronos (ASC) com gerador de taxa de baud,
detecção de paridade, enquadramento e erro de estouro
– Três Canais Seriais Síncronos de Alta Velocidade (SSC) com dados programáveis
comprimento e direção de deslocamento
– Uma interface serial Micro Second Bus (MSC) para expansão de porta serial para dispositivos de
alimentação externos
– Uma interface High-Speed Micro Link (MLI) para inter-processador serial
comunicação
– Um Módulo MultiCAN com 3 nós CAN e 128 objetos de mensagem atribuíveis livremente
para manipulação de dados de alta eficiência via buffer FIFO e transferência de dados de gateway
(um nó CAN suporta funcionalidade TTCAN)
– Um Módulo de Array de Temporizador de Propósito Geral (GPTA) com Célula de Temporizador Local Adicional
(um nó CAN suporta funcionalidade TTCAN)
– Um módulo FlexRayTM com 2 canais (E-Ray).
funcionalidade para realizar gerenciamento autônomo e complexo de Entrada/Saída
• 32 linhas de entrada analógica para ADC
– 2 kernels independentes (ADC0 e ADC1)
– Faixa de tensão de alimentação analógica de 3,3 V a 5 V (alimentação única)
• 4 canais de entrada FADC diferentes
– canais com controle de impedância e sobrepostos com entradas ADC1
– Conversão extremamente rápida, 21 ciclos de
f
clock FADC– Conversão A/D de 10 bits (maior resolução pode ser alcançada pela média de conversões consecutivas no filtro de redução de dados digitais)
• 86 linhas de I/O digitais de propósito geral (GPIO), 4 linhas de entrada
• Portas de I/O digitais com capacidade de 3,3 V
• Suporte de depuração no chip para OCDS Nível 1 (CPU, PCP, DMA, Barramento no Chip)
• Chip de Dispositivo de Emulação Dedicado disponível (TC1782ED)
– depuração multi-core, rastreamento em tempo real e calibração
– interface JTAG de quatro/cinco fios (IEEE 1149.1) ou DAP de dois fios (Device Access Port)
• Sistema de Gerenciamento de Energia
• Unidade de Geração de Clock com PLL

O SAK-TC1782N-320F180HR / SAK-TC1782N-320F180HL• CPU TriCore V1.3.1 Superescalar de 32 bits de alto desempenho com pipeline de 4 estágios
– Desempenho superior em tempo real
• CPU TriCore V1.3.1 Superescalar de 32 bits de alto desempenho com pipeline de 4 estágios
– Capacidades DSP totalmente integradas
– Unidade de Ponto Flutuante (FPU) de precisão simples
– Operação de 133 MHz em toda a faixa de temperatura
• Processador de Controle de Periféricos de 32 bits com instrução de ciclo único (PCP2)
– Operação de 180 MHz em toda a faixa de temperatura
– 32 Kbyte de Memória de Código (CMEM)
– Operação de 133 MHz em toda a faixa de temperatura
• Múltiplas memórias no chip
– Operação de 180 MHz em toda a faixa de temperatura
– 128 Kbyte de Memória Flash de Dados (DFLASH) utilizável para emulação de EEPROM
– 2,5 Mbyte de Memória Flash de Programa (PFLASH) com ECC
– Cache de Instruções: até 16 Kbyte (ICACHE, configurável)
– 40 Kbyte de Memória Scratchpad de Código (SPRAM)
– Cache de Dados: até 4 Kbyte (DCACHE, configurável)
– 8 Kbyte de Memória de Sobreposição (OVRAM)
– 16 Kbyte de BootROM (BROM)
• Controlador DMA de 16 Canais
• Sistema de interrupção sofisticado com 2
×
255 níveis de prioridade de hardware atendidos pela CPU ou PCP2 • Estrutura de barramento no chip de alto desempenho
– Barramentos de Memória Local de 64 bits entre CPU, Flash e Memória de Dados
– Barramento de Periféricos do Sistema (SPB) de 32 bits para unidades periféricas e funcionais no chip
– Uma ponte de barramento (Ponte LFI)
• Unidades Periféricas Versáteis no Chip
– Dois Canais Seriais Assíncronos/Síncronos (ASC) com gerador de taxa de baud,
detecção de paridade, enquadramento e erro de estouro
– Três Canais Seriais Síncronos de Alta Velocidade (SSC) com dados programáveis
comprimento e direção de deslocamento
– Uma interface serial Micro Second Bus (MSC) para expansão de porta serial para dispositivos de
alimentação externos
– Uma interface High-Speed Micro Link (MLI) para inter-processador serial
comunicação
– Um Módulo MultiCAN com 3 nós CAN e 128 objetos de mensagem atribuíveis livremente
para manipulação de dados de alta eficiência via buffer FIFO e transferência de dados de gateway
(um nó CAN suporta funcionalidade TTCAN)
– Um Módulo de Array de Temporizador de Propósito Geral (GPTA) com Célula de Temporizador Local Adicional
Array (LTCA2) fornecendo um conjunto poderoso de filtragem de sinal digital e temporizador
 – Um Módulo de Array de Temporizador de Propósito Geral (GPTA) com Célula de Temporizador Local Adicional
• 32 linhas de entrada analógica para ADC
– 2 kernels independentes (ADC0 e ADC1)
– Faixa de tensão de alimentação analógica de 3,3 V a 5 V (alimentação única)
• 4 canais de entrada FADC diferentes
– canais com controle de impedância e sobrepostos com entradas ADC1
– Conversão extremamente rápida, 21 ciclos de
f
clock FADC– Conversão A/D de 10 bits (maior resolução pode ser alcançada pela média de conversões consecutivas no filtro de redução de dados digitais)
• 86 linhas de I/O digitais de propósito geral (GPIO), 4 linhas de entrada
• Portas de I/O digitais com capacidade de 3,3 V
• Suporte de depuração no chip para OCDS Nível 1 (CPU, PCP, DMA, Barramento no Chip)
• Chip de Dispositivo de Emulação Dedicado disponível (TC1782ED)
– depuração multi-core, rastreamento em tempo real e calibração
– interface JTAG de quatro/cinco fios (IEEE 1149.1) ou DAP de dois fios (Device Access Port)
• Sistema de Gerenciamento de Energia
• Unidade de Geração de Clock com PLL

O SAK-TC1782N-256F133HR / SAK-TC1782N-256F133HL possui as seguintes funcionalidades:• CPU TriCore V1.3.1 Superescalar de 32 bits de alto desempenho com pipeline de 4 estágios
– Desempenho superior em tempo real
 – Forte manipulação de bits
– Capacidades DSP totalmente integradas
– Unidade de Ponto Flutuante (FPU) de precisão simples
– Operação de 133 MHz em toda a faixa de temperatura
• Processador de Controle de Periféricos de 32 bits com instrução de ciclo único (PCP2)
– 2 Mbyte de Memória Flash de Programa (PFLASH) com ECC
– 32 Kbyte de Memória de Código (CMEM)
– Operação de 133 MHz em toda a faixa de temperatura
• Múltiplas memórias no chip
– 2 Mbyte de Memória Flash de Programa (PFLASH) com ECC
– 128 Kbyte de Memória Flash de Dados (DFLASH) utilizável para emulação de EEPROM
– 128 Kbyte de Memória de Dados (LDRAM)
– Cache de Instruções: até 16 Kbyte (ICACHE, configurável)
– 40 Kbyte de Memória Scratchpad de Código (SPRAM)
– Cache de Dados: até 4 Kbyte (DCACHE, configurável)
– 8 Kbyte de Memória de Sobreposição (OVRAM)
– 16 Kbyte de BootROM (BROM)
• Controlador DMA de 16 Canais
• Sistema de interrupção sofisticado com 2
×
255 níveis de prioridade de hardware atendidos pela CPU ou PCP2 • Estrutura de barramento no chip de alto desempenho
– Barramentos de Memória Local de 64 bits entre CPU, Flash e Memória de Dados
– Barramento de Periféricos do Sistema (SPB) de 32 bits para unidades periféricas e funcionais no chip
– Uma ponte de barramento (Ponte LFI)
• Unidades Periféricas Versáteis no Chip
– Dois Canais Seriais Assíncronos/Síncronos (ASC) com gerador de taxa de baud,
detecção de paridade, enquadramento e erro de estouro
– Três Canais Seriais Síncronos de Alta Velocidade (SSC) com dados programáveis
comprimento e direção de deslocamento
– Uma interface serial Micro Second Bus (MSC) para expansão de porta serial para dispositivos de
alimentação externos
– Uma interface High-Speed Micro Link (MLI) para inter-processador serial
comunicação
– Um Módulo MultiCAN com 3 nós CAN e 128 objetos de mensagem atribuíveis livremente
para manipulação de dados de alta eficiência via buffer FIFO e transferência de dados de gateway
(um nó CAN suporta funcionalidade TTCAN)
– Um Módulo de Array de Temporizador de Propósito Geral (GPTA) com Célula de Temporizador Local Adicional
Array (LTCA2) fornecendo um conjunto poderoso de filtragem de sinal digital e temporizador
funcionalidade para realizar gerenciamento autônomo e complexo de Entrada/Saída
• 32 linhas de entrada analógica para ADC
– 2 kernels independentes (ADC0 e ADC1)
– Faixa de tensão de alimentação analógica de 3,3 V a 5 V (alimentação única)
• 4 canais de entrada FADC diferentes
– canais com controle de impedância e sobrepostos com entradas ADC1
– Conversão extremamente rápida, 21 ciclos de
f
clock FADC– Conversão A/D de 10 bits (maior resolução pode ser alcançada pela média de conversões consecutivas no filtro de redução de dados digitais)
• 86 linhas de I/O digitais de propósito geral (GPIO), 4 linhas de entrada
• Portas de I/O digitais com capacidade de 3,3 V
• Suporte de depuração no chip para OCDS Nível 1 (CPU, PCP, DMA, Barramento no Chip)
• Chip de Dispositivo de Emulação Dedicado disponível (TC1782ED)
– depuração multi-core, rastreamento em tempo real e calibração
– interface JTAG de quatro/cinco fios (IEEE 1149.1) ou DAP de dois fios (Device Access Port)
• Sistema de Gerenciamento de Energia
• Unidade de Geração de Clock com PLL