logo
Prezzo buono  In linea

dettagli dei prodotti

Created with Pixso. Casa Created with Pixso. Prodotti Created with Pixso.
Chip Infineon
Created with Pixso.

Microcontrollore monolitico Infineon Chip BA a 32 bit SAK-TC1782F-320F180HR

Microcontrollore monolitico Infineon Chip BA a 32 bit SAK-TC1782F-320F180HR

Marchio: Infineon Chip
Numero di modello: SAK-TC1782F-320F180HR BA
MOQ: 2500
Dettagli dell'imballaggio: 2500 pezzi/bobina
Termini di pagamento: T/T
Informazioni dettagliate
Luogo di origine:
Cina
modello:
SAK-TC1782F-320F180HR BA
Nome del prodotto:
Chip Infineon
Temperatura operativa:
-40°C~+125°C
Tipo:
SMD/SMT
Larghezza del bus dati:
32 bit
Risoluzione dell'ADC:
10 bit
Capacità di alimentazione:
100000
Evidenziare:

SAK-TC1782F-320F180HR

,

Infineon Chip TC1782F-320F180HR

,

Microcontrollore TC1782F-320F180HR

Descrizione del prodotto

Infineon Chip SAK-TC1782F-320F180HR BA Microcontrollore a singolo chip a 32 bit


Riassunto delle caratteristiche
IlSAK-TC1782F-320F180HR/SAK-TC1782F-320F180HLha le seguenti caratteristiche
caratteristiche:
• TriCore V1 superscalare a 32 bit ad alte prestazioni.3.1 CPU con condotta a 4 fasi
Performance superiore in tempo reale
Capacità DSP completamente integrate
Unità a punto galleggiante (FPU)
Operare a 180 MHz a tutta la gamma di temperature
• Processore di controllo periferico a 32 bit con istruzione a ciclo singolo (PCP2)
Memoria a parametri di 16 Kbyte (PRAM)
Memoria di codice (CMEM) di 32 Kbyte
Operare a 180 MHz a tutta la gamma di temperature
• Memorie multiple su chip
¢ 2,5 Mbyte di memoria flash di programma (PFLASH) con ECC
Memoria flash di dati (DFLASH) di 128 Kbyte utilizzabile per l'emulazione EEPROM
Memoria di dati (LDRAM) di 128 Kbyte
Cache di istruzioni: fino a 16 Kbyte (ICACHE, configurabile)
Memoria Scratchpad (SPRAM) di codice da 40 Kbyte
Cache dati: fino a 4 Kbyte (DCACHE, configurabile)
Memoria di sovrapposizione da 8 Kbyte (OVRAM)
16 Kbyte BootROM (BROM)
• Controller DMA a 16 canali
• Sistema di interruzione sofisticato con 2×255 livelli di arbitrato di priorità hardware
con una capacità di accensione superiore a 50 W
• Struttura di bus on-chip ad alte prestazioni
Bus di memoria locale a 64 bit tra CPU, Flash e memoria dati
¢ Bus periferico di sistema (SPB) a 32 bit per unità periferiche e funzionali su chip
Un ponte per autobus (LFI Bridge)
• Unità periferiche su chip versatili
- due canali seriali asincroni/sincroni (ASC) con generatore di frequenza di segnalazione,
rilevamento degli errori di parità, framing e overrun
- tre canali seriali sincroni ad alta velocità con dati programmabili
lunghezza e direzione di spostamento
Un'interfaccia di Micro Second Bus (MSC) seriale per l'espansione delle porte seriali verso esterne
dispositivi di alimentazione
Un'interfaccia micro-link ad alta velocità (MLI) per interprocessori seriali
comunicazione
Un modulo MultiCAN con 3 nodi CAN e 128 messaggi assegnati gratuitamente
oggetti per l'elaborazione di dati ad alta efficienza tramite buffering FIFO e dati di gateway
trasferimento (un nodo CAN supporta la funzionalità TTCAN)
Un FlexRayTMmodulo a 2 canali (E-Ray).
Un modulo GPTA (General Purpose Timer Array Module) con una cella locale aggiuntiva
Array (LTCA2) che fornisce un potente set di filtraggio del segnale digitale e timer
funzionalità per realizzare una gestione autonoma e complessa degli input/output
• 32 linee di ingresso analogiche per ADC
2 kernel indipendenti (ADC0 e ADC1)
¢ gamma di tensione di alimentazione analogica da 3,3 V a 5 V (alimentazione singola)
• 4 diversi canali di input FADC
¢ canali con controllo dell'impedenza e sovrapposti a ingressi ADC1
¢ Conversione estremamente veloce, 21 cicli difFADCorologio
La conversione A/D a 10 bit (una risoluzione più elevata può essere ottenuta con una media di
conversioni consecutive in filtro di riduzione dei dati digitali)
• 86 linee di I/O digitali di uso generale (GPIO), 4 linee di input
• Porte I/O digitali con capacità di 3,3 V
• Supporto di debug on-chip per OCDS di livello 1 (CPU, PCP, DMA, On-Chip Bus)
• Disponibile il chip dedicato del dispositivo di emulazione (TC1782ED)
 debug multi-core, tracciamento in tempo reale e taratura
Interfaccia a quattro/cinque fili JTAG (IEEE 1149.1) o a due fili DAP (Device Access Port)
• Sistema di gestione dell'energia
• Unità di generazione dell'orologio con PLL

IlSAK-TC1782N-320F180HR / SAK-TC1782N-320F180HLha le seguenti caratteristiche
caratteristiche:
• TriCore V1 superscalare a 32 bit ad alte prestazioni.3.1 CPU con condotta a 4 fasi
Performance superiore in tempo reale
Capacità DSP completamente integrate
Unità a punto galleggiante (FPU) di precisione unica
Operare a 180 MHz a tutta la gamma di temperature
• Processore di controllo periferico a 32 bit con istruzione a ciclo singolo (PCP2)
Memoria a parametri di 16 Kbyte (PRAM)
Memoria di codice (CMEM) di 32 Kbyte
Operare a 180 MHz a tutta la gamma di temperature
• Memorie multiple su chip
¢ 2,5 Mbyte di memoria flash di programma (PFLASH) con ECC
Memoria flash di dati (DFLASH) di 128 Kbyte utilizzabile per l'emulazione EEPROM
Memoria di dati (LDRAM) di 128 Kbyte
Cache di istruzioni: fino a 16 Kbyte (ICACHE, configurabile)
Memoria Scratchpad (SPRAM) di codice da 40 Kbyte
Cache dati: fino a 4 Kbyte (DCACHE, configurabile)
Memoria di sovrapposizione da 8 Kbyte (OVRAM)
16 Kbyte BootROM (BROM)
• Controller DMA a 16 canali
• Sistema di interruzione sofisticato con 2×255 livelli di arbitrato di priorità hardware
con una capacità di accensione superiore a 50 W
• Struttura di bus on-chip ad alte prestazioni
Bus di memoria locale a 64 bit tra CPU, Flash e memoria dati
¢ Bus periferico di sistema (SPB) a 32 bit per unità periferiche e funzionali su chip
Un ponte per autobus (LFI Bridge)
• Unità periferiche su chip versatili
- due canali seriali asincroni/sincroni (ASC) con generatore di frequenza di segnalazione,
rilevamento degli errori di parità, framing e overrun
- tre canali seriali sincroni ad alta velocità con dati programmabili
lunghezza e direzione di spostamento
Un'interfaccia di Micro Second Bus (MSC) seriale per l'espansione delle porte seriali verso esterne
dispositivi di alimentazione
Un'interfaccia micro-link ad alta velocità (MLI) per interprocessori seriali
comunicazione
Un modulo MultiCAN con 3 nodi CAN e 128 messaggi assegnati gratuitamente
oggetti per l'elaborazione di dati ad alta efficienza tramite buffering FIFO e dati di gateway
trasferimento (un nodo CAN supporta la funzionalità TTCAN)
Un modulo GPTA (General Purpose Timer Array Module) con una cella locale aggiuntiva
Array (LTCA2) che fornisce un potente set di filtraggio del segnale digitale e timer
funzionalità per realizzare una gestione autonoma e complessa degli input/output
• 32 linee di ingresso analogiche per ADC
2 kernel indipendenti (ADC0 e ADC1)
¢ gamma di tensione di alimentazione analogica da 3,3 V a 5 V (alimentazione singola)
• 4 diversi canali di input FADC
¢ canali con controllo dell'impedenza e sovrapposti a ingressi ADC1
¢ Conversione estremamente veloce, 21 cicli difFADCorologio
La conversione A/D a 10 bit (una risoluzione più elevata può essere ottenuta con una media di
conversioni consecutive in filtro di riduzione dei dati digitali)
• 86 linee di I/O digitali di uso generale (GPIO), 4 linee di input
• Porte I/O digitali con capacità di 3,3 V
• Supporto di debug on-chip per OCDS di livello 1 (CPU, PCP, DMA, On-Chip Bus)
• Disponibile il chip dedicato del dispositivo di emulazione (TC1782ED)
 debug multi-core, tracciamento in tempo reale e taratura
Interfaccia a quattro/cinque fili JTAG (IEEE 1149.1) o a due fili DAP (Device Access Port)
• Sistema di gestione dell'energia
• Unità di generazione dell'orologio con PLL

IlSAK-TC1782N-256F133HR/SAK-TC1782N-256F133HLha le seguenti caratteristiche
caratteristiche:
 • TriCore V1 superscalare a 32 bit ad alte prestazioni.3.1 CPU con condotta a 4 fasi
Performance superiore in tempo reale
Capacità DSP completamente integrate
Unità a punto galleggiante (FPU)
Operare a frequenza di 133 MHz a temperatura completa
• Processore di controllo periferico a 32 bit con istruzione a ciclo singolo (PCP2)
Memoria a parametri di 16 Kbyte (PRAM)
Memoria di codice (CMEM) di 32 Kbyte
Operare a frequenza di 133 MHz a temperatura completa
• Memorie multiple su chip
2 Mbyte di memoria flash (PFLASH) con ECC
Memoria flash di dati (DFLASH) di 128 Kbyte utilizzabile per l'emulazione EEPROM
Memoria di dati (LDRAM) di 128 Kbyte
Cache di istruzioni: fino a 16 Kbyte (ICACHE, configurabile)
Memoria Scratchpad (SPRAM) di codice da 40 Kbyte
Cache dati: fino a 4 Kbyte (DCACHE, configurabile)
Memoria di sovrapposizione da 8 Kbyte (OVRAM)
16 Kbyte BootROM (BROM)
• Controller DMA a 16 canali
• Sistema di interruzione sofisticato con 2×255 livelli di arbitrato di priorità hardware
con una capacità di accensione superiore a 50 W
• Struttura di bus on-chip ad alte prestazioni
Bus di memoria locale a 64 bit tra CPU, Flash e memoria dati
¢ Bus periferico di sistema (SPB) a 32 bit per unità periferiche e funzionali su chip
Un ponte per autobus (LFI Bridge)
• Unità periferiche su chip versatili
- due canali seriali asincroni/sincroni (ASC) con generatore di frequenza di segnalazione,
rilevamento degli errori di parità, framing e overrun
- tre canali seriali sincroni ad alta velocità con dati programmabili
lunghezza e direzione di spostamento
Un'interfaccia di Micro Second Bus (MSC) seriale per l'espansione delle porte seriali verso esterne
dispositivi di alimentazione
Un'interfaccia micro-link ad alta velocità (MLI) per interprocessori seriali
comunicazione
Un modulo MultiCAN con 3 nodi CAN e 128 messaggi assegnati gratuitamente
oggetti per l'elaborazione di dati ad alta efficienza tramite buffering FIFO e dati di gateway
trasferimento (un nodo CAN supporta la funzionalità TTCAN)
Un modulo GPTA (General Purpose Timer Array Module) con una cella locale aggiuntiva
Array (LTCA2) che fornisce un potente set di filtraggio del segnale digitale e timer
funzionalità per realizzare una gestione autonoma e complessa degli input/output
• 32 linee di ingresso analogiche per ADC
2 kernel indipendenti (ADC0 e ADC1)
¢ gamma di tensione di alimentazione analogica da 3,3 V a 5 V (alimentazione singola)
• 4 diversi canali di input FADC
¢ canali con controllo dell'impedenza e sovrapposti a ingressi ADC1
¢ Conversione estremamente veloce, 21 cicli difFADCorologio
La conversione A/D a 10 bit (una risoluzione più elevata può essere ottenuta con una media di
conversioni consecutive in filtro di riduzione dei dati digitali)
• 86 linee di I/O digitali di uso generale (GPIO), 4 linee di input
• Porte I/O digitali con capacità di 3,3 V
• Supporto di debug on-chip per OCDS di livello 1 (CPU, PCP, DMA, On-Chip Bus)
• Disponibile il chip dedicato del dispositivo di emulazione (TC1782ED)
 debug multi-core, tracciamento in tempo reale e taratura
Interfaccia a quattro/cinque fili JTAG (IEEE 1149.1) o a due fili DAP (Device Access Port)
• Sistema di gestione dell'energia
• Unità di generazione dell'orologio con PLL