logo
Goede prijs  Online

details van de producten

Created with Pixso. Huis Created with Pixso. Producten Created with Pixso.
Infineon-chip
Created with Pixso.

SAK-TC1782F-320F180HR Infineon Chip BA 32-Bit Single Chip Microcontroller

SAK-TC1782F-320F180HR Infineon Chip BA 32-Bit Single Chip Microcontroller

Merknaam: Infineon Chip
Modelnummer: SAK-TC1782F-320F180HR BA
MOQ: 2500
Verpakkingsdetails: 2500 STKS/spoel
Betalingsvoorwaarden: T/T
Gedetailleerde informatie
Plaats van herkomst:
China
model:
SAK-TC1782F-320F180HR BA
Productnaam:
Infineon-chip
Bedrijfstemperatuur:
- 40 °C ~ + 125 °C
Type:
SMD/SMT
Databusbreedte:
32 bits
ADC-resolutie:
10 beetje
Levering vermogen:
100000
Markeren:

Sak-tc1782f-320F180HR

,

TC1782F-320F180HR Infineon Chip

,

TC1782F-320F180HR Microcontroller

Productbeschrijving

Infineon Chip SAK-TC1782F-320F180HR BA 32-bit Single-Chip Microcontroller


Samenvatting van de kenmerken
DeSAK-TC1782F-320F180HR/SAK-TC1782F-320F180HLheeft de volgende kenmerken:
kenmerken:
• High-performance 32-bit superscalar TriCore V1.3.1 CPU met 4-stage pipeline
¢ Superieure prestaties in realtime
¢ volledig geïntegreerde DSP-mogelijkheden
️ 180 MHz werking bij volledige temperatuur
• 32-bits perifere besturingsprocessor met instructie voor één cyclus (PCP2)
16 Kbyte Parameter Memory (PRAM)
32 Kbyte code geheugen (CMEM)
️ 180 MHz werking bij volledige temperatuur
• Meerdere geheugencellen op de chip
- 2,5 Mbyte Programma Flash Memory (PFLASH) met ECC
- 128 Kbyte Data Flash Memory (DFLASH) voor EEPROM-emulatie
¢ 128 Kbyte data geheugen (LDRAM)
Instructiecache: tot 16 Kbyte (ICACHE, configureerbaar)
- 40 Kbyte Code Scratchpad geheugen (SPRAM)
Data cache: tot 4 Kbyte (DCACHE, configureerbaar)
8 Kbyte overlay geheugen (OVRAM)
16 Kbyte BootROM (BROM)
• 16-kanaals DMA-controller
• Geavanceerd onderbrekingssysteem met 2×255 Hardwareprioriteits arbitrage niveaus
met een vermogen van niet meer dan 50 W
• Hoogwaardige on-chip busstructuur
64 bit lokale geheugenbussen tussen CPU, flash en data geheugen
¢ 32-bits System Peripheral Bus (SPB) voor perifere en functionele eenheden op de chip
Een busbrug (LFI Bridge)
• veelzijdige perifere eenheden op een chip
- twee asynchrone/synchrone seriële kanalen (ASC) met een baudgenerator,
Pariteit-, framing- en overloopfouten detectie
3 snelle synchrone seriële kanalen (SSC) met programmeerbare gegevens
lengte en verschuivingsrichting
Een seriële Micro Second Bus interface (MSC) voor seriële poort uitbreiding naar externe
energieapparatuur
Een High-Speed Micro Link-interface (MLI) voor seriële interprocessors
communicatie
Een MultiCAN-module met 3 CAN-nodes en 128 gratis toewijzbare berichten
objecten voor efficiënte gegevensverwerking via FIFO-buffering en gateway-gegevens
overdracht (één CAN-knooppunt ondersteunt TTCAN-functionaliteit)
Eén FlexRayTMmodule met 2 kanalen (E-Ray).
Een algemene doel Timer Array Module (GPTA) met extra Local Timer Cell
Array (LTCA2) met een krachtige set van digitaal signaal filteren en timer
functionaliteit voor het realiseren van autonoom en complex Input/Output management
• 32 analoge invoerlijnen voor ADC
2 onafhankelijke kernels (ADC0 en ADC1)
¢ Analoog voedingsspanningsbereik van 3,3 V tot 5 V (eenvoudige voeding)
• 4 verschillende FADC-invoerkanalen
- kanalen met impedantieregeling en overladen met ADC1-invoer
¢ Extreme snelle omzetting, 21 cycli vanfFADCuurwerk
¢ 10-bit A/D-conversie (een hogere resolutie kan worden bereikt door gemiddeld
achtereenvolgende omzettingen in digitaal gegevensverminderingsfilter)
• 86 digitale I/O-lijnen voor algemeen gebruik (GPIO), 4 invoerlijnen
• Digitale I/O-poorten met een capaciteit van 3,3 V
• Ondersteuning voor debug op de chip voor OCDS niveau 1 (CPU, PCP, DMA, On Chip Bus)
• Dedicated Emulation Device chip beschikbaar (TC1782ED)
 multi-core debugging, real-time tracing en kalibratie
 vier/vijfdraad JTAG (IEEE 1149.1) of tweedraad DAP (Device Access Port) interface
• Energiebeheersysteem
• Clock Generation Unit met PLL

DeSAK-TC1782N-320F180HR / SAK-TC1782N-320F180HLheeft de volgende kenmerken:
kenmerken:
• High-performance 32-bit superscalar TriCore V1.3.1 CPU met 4-stage pipeline
¢ Superieure prestaties in realtime
¢ volledig geïntegreerde DSP-mogelijkheden
️ 180 MHz werking bij volledige temperatuur
• 32-bits perifere besturingsprocessor met instructie voor één cyclus (PCP2)
16 Kbyte Parameter Memory (PRAM)
32 Kbyte code geheugen (CMEM)
️ 180 MHz werking bij volledige temperatuur
• Meerdere geheugencellen op de chip
- 2,5 Mbyte Programma Flash Memory (PFLASH) met ECC
- 128 Kbyte Data Flash Memory (DFLASH) voor EEPROM-emulatie
¢ 128 Kbyte data geheugen (LDRAM)
Instructiecache: tot 16 Kbyte (ICACHE, configureerbaar)
- 40 Kbyte Code Scratchpad geheugen (SPRAM)
Data cache: tot 4 Kbyte (DCACHE, configureerbaar)
8 Kbyte overlay geheugen (OVRAM)
16 Kbyte BootROM (BROM)
• 16-kanaals DMA-controller
• Geavanceerd onderbrekingssysteem met 2×255 Hardwareprioriteits arbitrage niveaus
met een vermogen van niet meer dan 50 W
• Hoogwaardige on-chip busstructuur
64 bit lokale geheugenbussen tussen CPU, flash en data geheugen
¢ 32-bits System Peripheral Bus (SPB) voor perifere en functionele eenheden op de chip
Een busbrug (LFI Bridge)
• veelzijdige perifere eenheden op een chip
- twee asynchrone/synchrone seriële kanalen (ASC) met een baudgenerator,
Pariteit-, framing- en overloopfouten detectie
3 snelle synchrone seriële kanalen (SSC) met programmeerbare gegevens
lengte en verschuivingsrichting
Een seriële Micro Second Bus interface (MSC) voor seriële poort uitbreiding naar externe
energieapparatuur
Een High-Speed Micro Link-interface (MLI) voor seriële interprocessors
communicatie
Een MultiCAN-module met 3 CAN-nodes en 128 gratis toewijzbare berichten
objecten voor efficiënte gegevensverwerking via FIFO-buffering en gateway-gegevens
overdracht (één CAN-knooppunt ondersteunt TTCAN-functionaliteit)
Een algemene doel Timer Array Module (GPTA) met extra Local Timer Cell
Array (LTCA2) met een krachtige set van digitaal signaal filteren en timer
functionaliteit voor het realiseren van autonoom en complex Input/Output management
• 32 analoge invoerlijnen voor ADC
2 onafhankelijke kernels (ADC0 en ADC1)
¢ Analoog voedingsspanningsbereik van 3,3 V tot 5 V (eenvoudige voeding)
• 4 verschillende FADC-invoerkanalen
- kanalen met impedantieregeling en overladen met ADC1-invoer
¢ Extreme snelle omzetting, 21 cycli vanfFADCuurwerk
¢ 10-bit A/D-conversie (een hogere resolutie kan worden bereikt door gemiddeld
achtereenvolgende omzettingen in digitaal gegevensverminderingsfilter)
• 86 digitale I/O-lijnen voor algemeen gebruik (GPIO), 4 invoerlijnen
• Digitale I/O-poorten met een capaciteit van 3,3 V
• Ondersteuning voor debug op de chip voor OCDS niveau 1 (CPU, PCP, DMA, On Chip Bus)
• Dedicated Emulation Device chip beschikbaar (TC1782ED)
 multi-core debugging, real-time tracing en kalibratie
 vier/vijfdraad JTAG (IEEE 1149.1) of tweedraad DAP (Device Access Port) interface
• Energiebeheersysteem
• Clock Generation Unit met PLL

DeSAK-TC1782N-256F133HR/SAK-TC1782N-256F133HLheeft de volgende kenmerken:
kenmerken:
 • High-performance 32-bit superscalar TriCore V1.3.1 CPU met 4-stage pipeline
¢ Superieure prestaties in realtime
¢ volledig geïntegreerde DSP-mogelijkheden
️ 133 MHz werking bij volledige temperatuur
• 32-bits perifere besturingsprocessor met instructie voor één cyclus (PCP2)
16 Kbyte Parameter Memory (PRAM)
32 Kbyte code geheugen (CMEM)
️ 133 MHz werking bij volledige temperatuur
• Meerdere geheugencellen op de chip
2 Mbyte Program Flash Memory (PFLASH) met ECC
- 128 Kbyte Data Flash Memory (DFLASH) voor EEPROM-emulatie
¢ 128 Kbyte data geheugen (LDRAM)
Instructiecache: tot 16 Kbyte (ICACHE, configureerbaar)
- 40 Kbyte Code Scratchpad geheugen (SPRAM)
Data cache: tot 4 Kbyte (DCACHE, configureerbaar)
8 Kbyte overlay geheugen (OVRAM)
16 Kbyte BootROM (BROM)
• 16-kanaals DMA-controller
• Geavanceerd onderbrekingssysteem met 2×255 Hardwareprioriteits arbitrage niveaus
met een vermogen van niet meer dan 50 W
• Hoogwaardige on-chip busstructuur
64 bit lokale geheugenbussen tussen CPU, flash en data geheugen
¢ 32-bits System Peripheral Bus (SPB) voor perifere en functionele eenheden op de chip
Een busbrug (LFI Bridge)
• veelzijdige perifere eenheden op een chip
- twee asynchrone/synchrone seriële kanalen (ASC) met een baudgenerator,
Pariteit-, framing- en overloopfouten detectie
3 snelle synchrone seriële kanalen (SSC) met programmeerbare gegevens
lengte en verschuivingsrichting
Een seriële Micro Second Bus interface (MSC) voor seriële poort uitbreiding naar externe
energieapparatuur
Een High-Speed Micro Link-interface (MLI) voor seriële interprocessors
communicatie
Een MultiCAN-module met 3 CAN-nodes en 128 gratis toewijzbare berichten
objecten voor efficiënte gegevensverwerking via FIFO-buffering en gateway-gegevens
overdracht (één CAN-knooppunt ondersteunt TTCAN-functionaliteit)
Een algemene doel Timer Array Module (GPTA) met extra Local Timer Cell
Array (LTCA2) met een krachtige set van digitaal signaal filteren en timer
functionaliteit voor het realiseren van autonoom en complex Input/Output management
• 32 analoge invoerlijnen voor ADC
2 onafhankelijke kernels (ADC0 en ADC1)
¢ Analoog voedingsspanningsbereik van 3,3 V tot 5 V (eenvoudige voeding)
• 4 verschillende FADC-invoerkanalen
- kanalen met impedantieregeling en overladen met ADC1-invoer
¢ Extreme snelle omzetting, 21 cycli vanfFADCuurwerk
¢ 10-bit A/D-conversie (een hogere resolutie kan worden bereikt door gemiddeld
achtereenvolgende omzettingen in digitaal gegevensverminderingsfilter)
• 86 digitale I/O-lijnen voor algemeen gebruik (GPIO), 4 invoerlijnen
• Digitale I/O-poorten met een capaciteit van 3,3 V
• Ondersteuning voor debug op de chip voor OCDS niveau 1 (CPU, PCP, DMA, On Chip Bus)
• Dedicated Emulation Device chip beschikbaar (TC1782ED)
 multi-core debugging, real-time tracing en kalibratie
 vier/vijfdraad JTAG (IEEE 1149.1) of tweedraad DAP (Device Access Port) interface
• Energiebeheersysteem
• Clock Generation Unit met PLL