logo
Guter Preis  Online

Einzelheiten zu den Produkten

Created with Pixso. Haus Created with Pixso. Produkte Created with Pixso.
Infineon-Chip
Created with Pixso.

SAK-TC1782F-320F180HR Infineon Chip BA 32-Bit Single Chip Mikrocontroller

SAK-TC1782F-320F180HR Infineon Chip BA 32-Bit Single Chip Mikrocontroller

Markenname: Infineon Chip
Modellnummer: SAK-TC1782F-320F180HR BA
Mindestbestellmenge: 2500
Verpackungsdetails: 2500 Stück/Rolle
Zahlungsbedingungen: T/T
Detailinformationen
Herkunftsort:
China
Modell:
SAK-TC1782F-320F180HR BA
Produktname:
Infineon-Chip
Betriebstemperatur:
- 40 °C ~ + 125 °C
Typ:
SMD/SMT
Datenbusbreite:
32 Bit
ADC-Auflösung:
10 Bit
Versorgungsmaterial-Fähigkeit:
100000
Hervorheben:

SAK-TC1782F-320F180HR

,

TC1782F-320F180HR Infineon Chip

,

TC1782F-320F180HR Mikrocontroller

Produktbeschreibung

Infineon Chip SAK-TC1782F-320F180HR BA 32-Bit Single-Chip Microcontroller 


Zusammenfassung der Merkmale
/ SAK-TC1782F-320F180HR hat die folgenden SAK-TC1782F-320F180HL• Hochleistungs 32-Bit Super-Scalar TriCore V1.3.1 CPU mit 4-stufiger Pipeline
– Überlegene Echtzeit-Performance
– Überlegene Echtzeit-Performance
– Vollständig integrierte DSP-Fähigkeiten
– Single Precision Floating Point Unit (FPU)
– 133 MHz Betrieb über den gesamten Temperaturbereich
• 32-Bit Peripheral Control Processor mit Single-Cycle-Instruktion (PCP2)
• Mehrere On-Chip-Speicher
– 32 Kbyte Code Memory (CMEM)
– 133 MHz Betrieb über den gesamten Temperaturbereich
• Mehrere On-Chip-Speicher
• Mehrere On-Chip-Speicher
– 128 Kbyte Data Flash Memory (DFLASH) nutzbar für EEPROM-Emulation
– 128 Kbyte Data Flash Memory (DFLASH) nutzbar für EEPROM-Emulation
– Instruction Cache: bis zu 16 Kbyte (ICACHE, konfigurierbar)
– 40 Kbyte Code Scratchpad Memory (SPRAM)
– Data Cache: bis zu 4 Kbyte (DCACHE, konfigurierbar)
– 8 Kbyte Overlay Memory (OVRAM)
– 16 Kbyte BootROM (BROM)
• 16-Kanal DMA-Controller
• Anspruchsvolles Interrupt-System mit 2
×
255 Hardware-Prioritätsarbitrierungsebenen bedient von CPU oder PCP2 • Hochleistungsfähige On-Chip-Busstruktur
– 64-Bit Local Memory Buses zwischen CPU, Flash und Data Memory
– 32-Bit System Peripheral Bus (SPB) für On-Chip-Peripherie und Funktionseinheiten
– Eine Busbrücke (LFI Bridge)
• Vielseitige On-Chip-Peripherieeinheiten
– Zwei asynchrone/synchrone serielle Kanäle (ASC) mit Baudratengenerator,
Paritäts-, Framing- und Überlauffehlererkennung
– Drei Hochgeschwindigkeits-synchrone serielle Kanäle (SSC) mit programmierbarer Datenlänge
und Schieberichtung
– Eine serielle Micro Second Bus-Schnittstelle (MSC) zur seriellen Port-Erweiterung für externe
Leistungsbausteine
– Eine High-Speed Micro Link-Schnittstelle (MLI) für serielle Interprozessor-Kommunikation
– Ein MultiCAN-Modul mit 3 CAN-Knoten und 128 frei zuweisbaren Nachrichtenobjekten
für hocheffiziente Datenverarbeitung über FIFO-Pufferung und Gateway-Datentransfer
(ein CAN-Knoten unterstützt TTCAN-Funktionalität)
– Ein General Purpose Timer Array Module (GPTA) mit zusätzlichem Local Timer Cell
Array (LTCA2), das einen leistungsstarken Satz von digitalen Signalfilter- und Timer-Funktionen
– Ein FlexRay
TM Modul mit 2 Kanälen (E-Ray).– Ein General Purpose Timer Array Module (GPTA) mit zusätzlichem Local Timer Cell
• 32 analoge Eingangsleitungen für ADC
– 2 unabhängige Kerne (ADC0 und ADC1)
– Analoger Versorgungsspannungsbereich von 3,3 V bis 5 V (Einzelversorgung)
• 4 verschiedene FADC-Eingangskanäle
– Kanäle mit Impedanzkontrolle und überlagert mit ADC1-Eingängen
– Extrem schnelle Konvertierung, 21 Zyklen des
f
FADC
Taktes – 10-Bit A/D-Konvertierung (höhere Auflösung kann durch Mittelung von aufeinanderfolgenden Konvertierungen im digitalen Datenreduktionsfilter erreicht werden) • 86 digitale Allzweck-I/O-Leitungen (GPIO), 4 Eingangsleitungen
• Digitale I/O-Ports mit 3,3 V Fähigkeit
• On-Chip-Debug-Unterstützung für OCDS Level 1 (CPU, PCP, DMA, On Chip Bus)
• Dedizierter Emulation Device Chip verfügbar (TC1782ED)
– Multi-Core-Debugging, Echtzeit-Tracing und Kalibrierung
– Vier/fünfadrige JTAG (IEEE 1149.1) oder zweidrahtige DAP (Device Access Port) Schnittstelle
• Power Management System
• Clock Generation Unit mit PLL

/ hat die folgenden • Hochleistungs 32-Bit Super-Scalar TriCore V1.3.1 CPU mit 4-stufiger Pipeline
– Überlegene Echtzeit-Performance
– Überlegene Echtzeit-Performance
– Vollständig integrierte DSP-Fähigkeiten
– Single Precision Floating Point Unit (FPU)
– 133 MHz Betrieb über den gesamten Temperaturbereich
• 32-Bit Peripheral Control Processor mit Single-Cycle-Instruktion (PCP2)
• Mehrere On-Chip-Speicher
– 32 Kbyte Code Memory (CMEM)
– 133 MHz Betrieb über den gesamten Temperaturbereich
• Mehrere On-Chip-Speicher
• Mehrere On-Chip-Speicher
– 128 Kbyte Data Flash Memory (DFLASH) nutzbar für EEPROM-Emulation
– 128 Kbyte Data Flash Memory (DFLASH) nutzbar für EEPROM-Emulation
– Instruction Cache: bis zu 16 Kbyte (ICACHE, konfigurierbar)
– 40 Kbyte Code Scratchpad Memory (SPRAM)
– Data Cache: bis zu 4 Kbyte (DCACHE, konfigurierbar)
– 8 Kbyte Overlay Memory (OVRAM)
– 16 Kbyte BootROM (BROM)
• 16-Kanal DMA-Controller
• Anspruchsvolles Interrupt-System mit 2
×
255 Hardware-Prioritätsarbitrierungsebenen bedient von CPU oder PCP2 • Hochleistungsfähige On-Chip-Busstruktur
– 64-Bit Local Memory Buses zwischen CPU, Flash und Data Memory
– 32-Bit System Peripheral Bus (SPB) für On-Chip-Peripherie und Funktionseinheiten
– Eine Busbrücke (LFI Bridge)
• Vielseitige On-Chip-Peripherieeinheiten
– Zwei asynchrone/synchrone serielle Kanäle (ASC) mit Baudratengenerator,
Paritäts-, Framing- und Überlauffehlererkennung
– Drei Hochgeschwindigkeits-synchrone serielle Kanäle (SSC) mit programmierbarer Datenlänge
und Schieberichtung
– Eine serielle Micro Second Bus-Schnittstelle (MSC) zur seriellen Port-Erweiterung für externe
Leistungsbausteine
– Eine High-Speed Micro Link-Schnittstelle (MLI) für serielle Interprozessor-Kommunikation
– Ein MultiCAN-Modul mit 3 CAN-Knoten und 128 frei zuweisbaren Nachrichtenobjekten
für hocheffiziente Datenverarbeitung über FIFO-Pufferung und Gateway-Datentransfer
(ein CAN-Knoten unterstützt TTCAN-Funktionalität)
– Ein General Purpose Timer Array Module (GPTA) mit zusätzlichem Local Timer Cell
Array (LTCA2), das einen leistungsstarken Satz von digitalen Signalfilter- und Timer-Funktionen
bietet, um eine autonome und komplexe Ein-/Ausgabe-Verwaltung zu realisieren
bietet, um eine autonome und komplexe Ein-/Ausgabe-Verwaltung zu realisieren
– 2 unabhängige Kerne (ADC0 und ADC1)
– Analoger Versorgungsspannungsbereich von 3,3 V bis 5 V (Einzelversorgung)
• 4 verschiedene FADC-Eingangskanäle
– Kanäle mit Impedanzkontrolle und überlagert mit ADC1-Eingängen
– Extrem schnelle Konvertierung, 21 Zyklen des
f
FADC
Taktes – 10-Bit A/D-Konvertierung (höhere Auflösung kann durch Mittelung von aufeinanderfolgenden Konvertierungen im digitalen Datenreduktionsfilter erreicht werden) • 86 digitale Allzweck-I/O-Leitungen (GPIO), 4 Eingangsleitungen
• Digitale I/O-Ports mit 3,3 V Fähigkeit
• On-Chip-Debug-Unterstützung für OCDS Level 1 (CPU, PCP, DMA, On Chip Bus)
• Dedizierter Emulation Device Chip verfügbar (TC1782ED)
– Multi-Core-Debugging, Echtzeit-Tracing und Kalibrierung
– Vier/fünfadrige JTAG (IEEE 1149.1) oder zweidrahtige DAP (Device Access Port) Schnittstelle
• Power Management System
• Clock Generation Unit mit PLL

/ SAK-TC1782N-256F133HL hat die folgenden Merkmale:• Hochleistungs 32-Bit Super-Scalar TriCore V1.3.1 CPU mit 4-stufiger Pipeline
– Überlegene Echtzeit-Performance
 – Starke Bit-Handhabung
– Vollständig integrierte DSP-Fähigkeiten
– Single Precision Floating Point Unit (FPU)
– 133 MHz Betrieb über den gesamten Temperaturbereich
• 32-Bit Peripheral Control Processor mit Single-Cycle-Instruktion (PCP2)
– 2 Mbyte Program Flash Memory (PFLASH) mit ECC
– 32 Kbyte Code Memory (CMEM)
– 133 MHz Betrieb über den gesamten Temperaturbereich
• Mehrere On-Chip-Speicher
– 2 Mbyte Program Flash Memory (PFLASH) mit ECC
– 128 Kbyte Data Flash Memory (DFLASH) nutzbar für EEPROM-Emulation
– 128 Kbyte Data Memory (LDRAM)
– Instruction Cache: bis zu 16 Kbyte (ICACHE, konfigurierbar)
– 40 Kbyte Code Scratchpad Memory (SPRAM)
– Data Cache: bis zu 4 Kbyte (DCACHE, konfigurierbar)
– 8 Kbyte Overlay Memory (OVRAM)
– 16 Kbyte BootROM (BROM)
• 16-Kanal DMA-Controller
• Anspruchsvolles Interrupt-System mit 2
×
255 Hardware-Prioritätsarbitrierungsebenen bedient von CPU oder PCP2 • Hochleistungsfähige On-Chip-Busstruktur
– 64-Bit Local Memory Buses zwischen CPU, Flash und Data Memory
– 32-Bit System Peripheral Bus (SPB) für On-Chip-Peripherie und Funktionseinheiten
– Eine Busbrücke (LFI Bridge)
• Vielseitige On-Chip-Peripherieeinheiten
– Zwei asynchrone/synchrone serielle Kanäle (ASC) mit Baudratengenerator,
Paritäts-, Framing- und Überlauffehlererkennung
– Drei Hochgeschwindigkeits-synchrone serielle Kanäle (SSC) mit programmierbarer Datenlänge
und Schieberichtung
– Eine serielle Micro Second Bus-Schnittstelle (MSC) zur seriellen Port-Erweiterung für externe
Leistungsbausteine
– Eine High-Speed Micro Link-Schnittstelle (MLI) für serielle Interprozessor-Kommunikation
– Ein MultiCAN-Modul mit 3 CAN-Knoten und 128 frei zuweisbaren Nachrichtenobjekten
für hocheffiziente Datenverarbeitung über FIFO-Pufferung und Gateway-Datentransfer
(ein CAN-Knoten unterstützt TTCAN-Funktionalität)
– Ein General Purpose Timer Array Module (GPTA) mit zusätzlichem Local Timer Cell
Array (LTCA2), das einen leistungsstarken Satz von digitalen Signalfilter- und Timer-Funktionen
bietet, um eine autonome und komplexe Ein-/Ausgabe-Verwaltung zu realisieren
• 32 analoge Eingangsleitungen für ADC
– 2 unabhängige Kerne (ADC0 und ADC1)
– Analoger Versorgungsspannungsbereich von 3,3 V bis 5 V (Einzelversorgung)
• 4 verschiedene FADC-Eingangskanäle
– Kanäle mit Impedanzkontrolle und überlagert mit ADC1-Eingängen
– Extrem schnelle Konvertierung, 21 Zyklen des
f
FADC
Taktes – 10-Bit A/D-Konvertierung (höhere Auflösung kann durch Mittelung von aufeinanderfolgenden Konvertierungen im digitalen Datenreduktionsfilter erreicht werden) • 86 digitale Allzweck-I/O-Leitungen (GPIO), 4 Eingangsleitungen
• Digitale I/O-Ports mit 3,3 V Fähigkeit
• On-Chip-Debug-Unterstützung für OCDS Level 1 (CPU, PCP, DMA, On Chip Bus)
• Dedizierter Emulation Device Chip verfügbar (TC1782ED)
– Multi-Core-Debugging, Echtzeit-Tracing und Kalibrierung
– Vier/fünfadrige JTAG (IEEE 1149.1) oder zweidrahtige DAP (Device Access Port) Schnittstelle
• Power Management System
• Clock Generation Unit mit PLL