Vi điều khiển vi điều khiển đơn chip 32-bit Infineon Chip SAK-TC1782F-320F180HR BA
Tóm tắt các tính năng
CPU TriCore V1.3.1 siêu vô hướng 32-bit hiệu suất cao với đường ống 4 giai đoạnSAK-TC1782F-320F180HR – Khả năng xử lý bit mạnh mẽ SAK-TC1782F-320F180HL– Đơn vị dấu phẩy động đơn (FPU)
– Hoạt động 133 MHz ở dải nhiệt độ đầy đủ
– Khả năng DSP tích hợp đầy đủ
– Bộ nhớ tham số 16 Kbyte (PRAM)
– Bộ nhớ mã 32 Kbyte (CMEM)
– Hoạt động 133 MHz ở dải nhiệt độ đầy đủ
Nhiều bộ nhớ trên chip
– Bộ nhớ Flash dữ liệu 128 Kbyte (DFLASH) có thể sử dụng để mô phỏng EEPROM
– Bộ nhớ Flash dữ liệu 128 Kbyte (DFLASH) có thể sử dụng để mô phỏng EEPROM
– Bộ nhớ dữ liệu 128 Kbyte (LDRAM)
– Bộ nhớ đệm lệnh: lên đến 16 Kbyte (ICACHE, có thể cấu hình)
– Bộ nhớ Flash dữ liệu 128 Kbyte (DFLASH) có thể sử dụng để mô phỏng EEPROM
– Bộ nhớ đệm dữ liệu: lên đến 4 Kbyte (DCACHE, có thể cấu hình)
– Bộ nhớ đệm lệnh: lên đến 16 Kbyte (ICACHE, có thể cấu hình)
– BootROM 16 Kbyte (BROM)
Bộ điều khiển DMA 16 kênh
Hệ thống ngắt phức tạp với 2
×
255 mức phân bổ ưu tiên phần cứng
được phục vụ bởi CPU hoặc PCP2
Cấu trúc bus trên chip hiệu suất cao
– Bus bộ nhớ cục bộ 64-bit giữa CPU, Flash và Bộ nhớ dữ liệu
– Bus ngoại vi hệ thống 32-bit (SPB) cho các đơn vị ngoại vi và chức năng trên chip – Một cầu nối bus (Cầu nối LFI) Các đơn vị ngoại vi trên chip linh hoạt
– Hai kênh nối tiếp không đồng bộ/đồng bộ (ASC) với bộ tạo tốc độ baud,
phát hiện lỗi chẵn lẻ, khung và tràn
– Ba kênh nối tiếp tốc độ cao (SSC) với dữ liệu có thể lập trình
độ dài và hướng dịch chuyển
– Một giao diện bus Micro giây nối tiếp (MSC) để mở rộng cổng nối tiếp sang thiết bị
nguồn bên ngoài
– Một giao diện Micro Link tốc độ cao (MLI) cho giao tiếp giữa các bộ xử lý nối tiếp
– Một mô-đun MultiCAN với 3 nút CAN và 128 đối tượng tin nhắn có thể gán tự do
cho phép xử lý dữ liệu hiệu quả cao thông qua bộ đệm FIFO và truyền dữ liệu cổng (một nút CAN hỗ trợ chức năng TTCAN)
– Một mô-đun Mảng Bộ định thời Đa dụng (GPTA) với Bộ Mảng Bộ định thời Cục bộ (LTCA2) bổ sung cung cấp một bộ mạnh mẽ các chức năng lọc tín hiệu số và bộ định thời
để thực hiện quản lý Đầu vào/Đầu ra tự động và phức tạp
32 đường vào tương tự cho ADC
– 2 nhân độc lập (ADC0 và ADC1)
– Dải điện áp cung cấp tương tự từ 3,3 V đến 5 V (nguồn đơn)
4 kênh đầu vào FADC khác nhau
– các kênh có kiểm soát trở kháng và được phủ lên các đầu vào ADC1
TM
với 2 kênh (E-Ray).– Một mô-đun Mảng Bộ định thời Đa dụng (GPTA) với Bộ Mảng Bộ định thời Cục bộ (LTCA2) bổ sung cung cấp một bộ mạnh mẽ các chức năng lọc tín hiệu số và bộ định thời để thực hiện quản lý Đầu vào/Đầu ra tự động và phức tạp
f
FADC
– Chuyển đổi A/D 10-bit (độ phân giải cao hơn có thể đạt được bằng cách lấy trung bình các
lần chuyển đổi liên tiếp trong bộ lọc giảm dữ liệu số)
86 đường I/O đa dụng kỹ thuật số (GPIO), 4 đường vào
Cổng I/O kỹ thuật số với khả năng 3,3 V
Hỗ trợ gỡ lỗi trên chip cho OCDS Cấp 1 (CPU, PCP, DMA, Bus trên chip)
Chip thiết bị mô phỏng chuyên dụng có sẵn (TC1782ED) – gỡ lỗi đa lõi, theo dõi thời gian thực và hiệu chuẩn – giao diện JTAG 4/5 dây (IEEE 1149.1) hoặc DAP 2 dây (Cổng truy cập thiết bị) Hệ thống quản lý năng lượng
Đơn vị tạo xung nhịp với PLL
CPU TriCore V1.3.1 siêu vô hướng 32-bit hiệu suất cao với đường ống 4 giai đoạnCPU TriCore V1.3.1 siêu vô hướng 32-bit hiệu suất cao với đường ống 4 giai đoạn – Đơn vị dấu phẩy động đơn (FPU)
– Hoạt động 133 MHz ở dải nhiệt độ đầy đủ
– Khả năng DSP tích hợp đầy đủ
– Bộ nhớ tham số 16 Kbyte (PRAM)
– Bộ nhớ mã 32 Kbyte (CMEM)
– Hoạt động 133 MHz ở dải nhiệt độ đầy đủ
Nhiều bộ nhớ trên chip
– Bộ nhớ Flash dữ liệu 128 Kbyte (DFLASH) có thể sử dụng để mô phỏng EEPROM
– Bộ nhớ Flash dữ liệu 128 Kbyte (DFLASH) có thể sử dụng để mô phỏng EEPROM
– Bộ nhớ dữ liệu 128 Kbyte (LDRAM)
– Bộ nhớ đệm lệnh: lên đến 16 Kbyte (ICACHE, có thể cấu hình)
– Bộ nhớ Flash dữ liệu 128 Kbyte (DFLASH) có thể sử dụng để mô phỏng EEPROM
– Bộ nhớ đệm dữ liệu: lên đến 4 Kbyte (DCACHE, có thể cấu hình)
– Bộ nhớ đệm lệnh: lên đến 16 Kbyte (ICACHE, có thể cấu hình)
– BootROM 16 Kbyte (BROM)
Bộ điều khiển DMA 16 kênh
Hệ thống ngắt phức tạp với 2
×
255 mức phân bổ ưu tiên phần cứng
được phục vụ bởi CPU hoặc PCP2
Cấu trúc bus trên chip hiệu suất cao
– Bus bộ nhớ cục bộ 64-bit giữa CPU, Flash và Bộ nhớ dữ liệu
– Bus ngoại vi hệ thống 32-bit (SPB) cho các đơn vị ngoại vi và chức năng trên chip – Một cầu nối bus (Cầu nối LFI) Các đơn vị ngoại vi trên chip linh hoạt
– Hai kênh nối tiếp không đồng bộ/đồng bộ (ASC) với bộ tạo tốc độ baud,
phát hiện lỗi chẵn lẻ, khung và tràn
– Ba kênh nối tiếp tốc độ cao (SSC) với dữ liệu có thể lập trình
độ dài và hướng dịch chuyển
– Một giao diện bus Micro giây nối tiếp (MSC) để mở rộng cổng nối tiếp sang thiết bị
nguồn bên ngoài
– Một giao diện Micro Link tốc độ cao (MLI) cho giao tiếp giữa các bộ xử lý nối tiếp
– Một mô-đun MultiCAN với 3 nút CAN và 128 đối tượng tin nhắn có thể gán tự do
cho phép xử lý dữ liệu hiệu quả cao thông qua bộ đệm FIFO và truyền dữ liệu cổng (một nút CAN hỗ trợ chức năng TTCAN)
– Một mô-đun Mảng Bộ định thời Đa dụng (GPTA) với Bộ Mảng Bộ định thời Cục bộ (LTCA2) bổ sung cung cấp một bộ mạnh mẽ các chức năng lọc tín hiệu số và bộ định thời
để thực hiện quản lý Đầu vào/Đầu ra tự động và phức tạp
32 đường vào tương tự cho ADC
– 2 nhân độc lập (ADC0 và ADC1)
– Dải điện áp cung cấp tương tự từ 3,3 V đến 5 V (nguồn đơn)
4 kênh đầu vào FADC khác nhau
– các kênh có kiểm soát trở kháng và được phủ lên các đầu vào ADC1
– Chuyển đổi cực nhanh, 21 chu kỳ của đồng hồ
4 kênh đầu vào FADC khác nhau
FADC
– Chuyển đổi A/D 10-bit (độ phân giải cao hơn có thể đạt được bằng cách lấy trung bình các
lần chuyển đổi liên tiếp trong bộ lọc giảm dữ liệu số)
86 đường I/O đa dụng kỹ thuật số (GPIO), 4 đường vào
Cổng I/O kỹ thuật số với khả năng 3,3 V
Hỗ trợ gỡ lỗi trên chip cho OCDS Cấp 1 (CPU, PCP, DMA, Bus trên chip)
Chip thiết bị mô phỏng chuyên dụng có sẵn (TC1782ED) – gỡ lỗi đa lõi, theo dõi thời gian thực và hiệu chuẩn – giao diện JTAG 4/5 dây (IEEE 1149.1) hoặc DAP 2 dây (Cổng truy cập thiết bị) Hệ thống quản lý năng lượng
Đơn vị tạo xung nhịp với PLL
CPU TriCore V1.3.1 siêu vô hướng 32-bit hiệu suất cao với đường ống 4 giai đoạn– Hiệu suất thời gian thực vượt trội – Khả năng xử lý bit mạnh mẽ – Khả năng DSP tích hợp đầy đủ – Đơn vị dấu phẩy động đơn (FPU)
– Hoạt động 133 MHz ở dải nhiệt độ đầy đủ
Bộ xử lý điều khiển ngoại vi 32-bit với lệnh chu kỳ đơn (PCP2)
– Bộ nhớ tham số 16 Kbyte (PRAM)
– Bộ nhớ mã 32 Kbyte (CMEM)
– Hoạt động 133 MHz ở dải nhiệt độ đầy đủ
Nhiều bộ nhớ trên chip
– Bộ nhớ đệm mã 40 Kbyte (SPRAM)
– Bộ nhớ Flash dữ liệu 128 Kbyte (DFLASH) có thể sử dụng để mô phỏng EEPROM
– Bộ nhớ dữ liệu 128 Kbyte (LDRAM)
– Bộ nhớ đệm lệnh: lên đến 16 Kbyte (ICACHE, có thể cấu hình)
– Bộ nhớ đệm mã 40 Kbyte (SPRAM)
– Bộ nhớ đệm dữ liệu: lên đến 4 Kbyte (DCACHE, có thể cấu hình)
– Bộ nhớ phủ 8 Kbyte (OVRAM)
– BootROM 16 Kbyte (BROM)
Bộ điều khiển DMA 16 kênh
Hệ thống ngắt phức tạp với 2
×
255 mức phân bổ ưu tiên phần cứng
được phục vụ bởi CPU hoặc PCP2
Cấu trúc bus trên chip hiệu suất cao
– Bus bộ nhớ cục bộ 64-bit giữa CPU, Flash và Bộ nhớ dữ liệu
– Bus ngoại vi hệ thống 32-bit (SPB) cho các đơn vị ngoại vi và chức năng trên chip – Một cầu nối bus (Cầu nối LFI) Các đơn vị ngoại vi trên chip linh hoạt
– Hai kênh nối tiếp không đồng bộ/đồng bộ (ASC) với bộ tạo tốc độ baud,
phát hiện lỗi chẵn lẻ, khung và tràn
– Ba kênh nối tiếp tốc độ cao (SSC) với dữ liệu có thể lập trình
độ dài và hướng dịch chuyển
– Một giao diện bus Micro giây nối tiếp (MSC) để mở rộng cổng nối tiếp sang thiết bị
nguồn bên ngoài
– Một giao diện Micro Link tốc độ cao (MLI) cho giao tiếp giữa các bộ xử lý nối tiếp
– Một mô-đun MultiCAN với 3 nút CAN và 128 đối tượng tin nhắn có thể gán tự do
cho phép xử lý dữ liệu hiệu quả cao thông qua bộ đệm FIFO và truyền dữ liệu cổng (một nút CAN hỗ trợ chức năng TTCAN)
– Một mô-đun Mảng Bộ định thời Đa dụng (GPTA) với Bộ Mảng Bộ định thời Cục bộ (LTCA2) bổ sung cung cấp một bộ mạnh mẽ các chức năng lọc tín hiệu số và bộ định thời
để thực hiện quản lý Đầu vào/Đầu ra tự động và phức tạp
32 đường vào tương tự cho ADC
– 2 nhân độc lập (ADC0 và ADC1)
– Dải điện áp cung cấp tương tự từ 3,3 V đến 5 V (nguồn đơn)
4 kênh đầu vào FADC khác nhau
– các kênh có kiểm soát trở kháng và được phủ lên các đầu vào ADC1
– Chuyển đổi cực nhanh, 21 chu kỳ của đồng hồ
f
FADC
– Chuyển đổi A/D 10-bit (độ phân giải cao hơn có thể đạt được bằng cách lấy trung bình các
lần chuyển đổi liên tiếp trong bộ lọc giảm dữ liệu số)
86 đường I/O đa dụng kỹ thuật số (GPIO), 4 đường vào
Cổng I/O kỹ thuật số với khả năng 3,3 V
Hỗ trợ gỡ lỗi trên chip cho OCDS Cấp 1 (CPU, PCP, DMA, Bus trên chip)
Chip thiết bị mô phỏng chuyên dụng có sẵn (TC1782ED) – gỡ lỗi đa lõi, theo dõi thời gian thực và hiệu chuẩn – giao diện JTAG 4/5 dây (IEEE 1149.1) hoặc DAP 2 dây (Cổng truy cập thiết bị) Hệ thống quản lý năng lượng