Name: SAK-TC1782F-320F180HR Infineon Chip BA Microcontrolador de un solo chip de 32 bits
Brand: Shenzhen Futeming Photoelectric Technology Co., Ltd.
SKU: SAK-TC1782F-320F180HR BA
Price: Negociable USD
Availability: InStock

Nombre De La Marca:	Infineon Chip
Número De Modelo:	SAK-TC1782F-320F180HR BA
Cantidad Mínima De Pedido:	2500
Detalles De Embalaje:	2500PCS/carrete
Condiciones De Pago:	T/T

Información detallada

Descripción del Producto

Información detallada

Lugar de origen:

China

Documento:

Infineon_TC1782_DS_v01_04_0...en.pdf

modelo:

SAK-TC1782F-320F180HR BA

Nombre del producto:

Chip Infineon

Temperatura de funcionamiento:

- 40 ºC ~ + 125 ºC

Tipo:

SMD/SMT

Ancho del bus de datos:

32 bits

resolución del CAD:

10 bits

Capacidad de la fuente:

100000

Resaltar:

SAK-TC1782F-320F180HR

TC1782F-320F180HR Infineon Chip

TC1782F-320F180HR Microcontrolador

Descripción del Producto

Infineon Chip SAK-TC1782F-320F180HR BA Microcontrolador de chip único de 32 bits

Resumen de las características

ElSe trata de un sistema de control de las emisiones de gases de efecto invernadero./La información que se proporciona para la evaluación de la seguridad de los equipos de seguridad de los Estados miembros es la siguiente:tiene las siguientes características

Las características:

• TriCore V1 de 32 bits de alto rendimiento y superescalar.3.1 CPU con conducción de 4 etapas

Performance superior en tiempo real

Capacidades de DSP totalmente integradas

Unidad de punto flotante de precisión única (FPU)

️ funcionamiento a 180 MHz en el rango de temperatura completo

• Procesador de control periférico de 32 bits con instrucción de ciclo único (PCP2)

Memoria de parámetros de 16 Kbyte (PRAM)

Memoria de código de 32 Kbyte (CMEM)

️ funcionamiento a 180 MHz en el rango de temperatura completo

• Múltiples memorias en el chip

Memoria flash de programación (PFLASH) de 2,5 MB con ECC

Memoria flash de datos de 128 Kbyte (DFLASH) utilizable para la emulación EEPROM

Memoria de datos de 128 Kbyte (LDRAM)

Cache de instrucciones: hasta 16 Kbyte (ICACHE, configurable)

Memoria de código Scratchpad (SPRAM) de 40 Kbyte

Cache de datos: hasta 4 Kbyte (DCACHE, configurable)

Memoria de superposición de 8 Kbyte (OVRAM)

¢ 16 Kbyte BootROM (BROM) ¢ 16 Kbyte BootROM (BROM) ¢ 16 Kbyte BootROM (BROM) ¢ 16 Kbyte BootROM (BROM)

• Controlador DMA de 16 canales

• Sistema de interrupción sofisticado con 2×255 niveles de arbitraje de prioridad de hardware

con una capacidad de transmisión superior a 300 W

• Estructura de bus en chip de alto rendimiento

Buses de memoria local de 64 bits entre CPU, Flash y memoria de datos

Bus periférico de sistema (SPB) de 32 bits para unidades periféricas y funcionales en el chip

¢ Un puente de autobuses (puente LFI)

• Unidades periféricas en chip versátiles

- Dos canales serie asincrónicos/sincrónicos (ASC) con generador de velocidad de transmisión,

detección de errores de paridad, encuadre y sobrecarga

- Tres canales sincronizados de alta velocidad con datos programables

longitud y dirección de desplazamiento

¢ Una interfaz de micro segundo bus serie (MSC) para la expansión de puertos serie a la parte externa

Dispositivos de potencia

Una interfaz de microenlace de alta velocidad (MLI) para interprocesadores serie

Comunicación

Un módulo MultiCAN con 3 nodos CAN y 128 mensajes asignados gratuitamente

objetos para el tratamiento de datos de alta eficiencia mediante almacenamiento en búfer FIFO y datos de pasarela

transferencia (un nodo CAN admite la funcionalidad TTCAN)

Un FlexRay- ¿ Qué?módulo con 2 canales (E-Ray).

Un módulo de matriz de temporizadores de propósito general (GPTA) con una célula de temporizadores locales adicional

Matriz (LTCA2) que proporciona un potente conjunto de filtro y temporizador de señal digital

Funcionalidad para realizar una gestión autónoma y compleja de entradas/salidas

• 32 líneas de entrada analógicas para ADC

2 núcleos independientes (ADC0 y ADC1)

¢ Rango de tensión de alimentación analógica de 3,3 V a 5 V (alimentación única)

• 4 canales de entrada diferentes del FADC

- canales con control de impedancia y superpuestos con entradas ADC1

¢ Conversión extremadamente rápida, 21 ciclos defEl FADCel reloj

La conversión A/D de 10 bits (se puede lograr una resolución más alta mediante una media de

conversiones consecutivas en filtro de reducción de datos digitales)

• 86 líneas digitales de E/S de uso general (GPIO), 4 líneas de entrada

• Puertos de E/S digitales con capacidad de 3,3 V

• Soporte de depuración en el chip para el nivel 1 de OCDS (CPU, PCP, DMA, bus en chip)

• Disponible un chip de dispositivo de emulación dedicado (TC1782ED)

¢ depuración multi-núcleo, seguimiento en tiempo real y calibración

Interfaz de cuatro/cinco cables JTAG (IEEE 1149.1) o de dos cables DAP (puerto de acceso al dispositivo)

• Sistema de gestión de energía

• Unidad de generación de relojes con PLL

ElSe trata de un sistema de control de las emisiones de gases de efecto invernadero.tiene las siguientes características

Las características:

• TriCore V1 de 32 bits de alto rendimiento y superescalar.3.1 CPU con conducción de 4 etapas

Performance superior en tiempo real

Capacidades de DSP totalmente integradas

Unidad de punto flotante de precisión única (FPU)

️ funcionamiento a 180 MHz en el rango de temperatura completo

• Procesador de control periférico de 32 bits con instrucción de ciclo único (PCP2)

Memoria de parámetros de 16 Kbyte (PRAM)

Memoria de código de 32 Kbyte (CMEM)

️ funcionamiento a 180 MHz en el rango de temperatura completo

• Múltiples memorias en el chip

Memoria flash de programación (PFLASH) de 2,5 MB con ECC

Memoria flash de datos de 128 Kbyte (DFLASH) utilizable para la emulación EEPROM

Memoria de datos de 128 Kbyte (LDRAM)

Cache de instrucciones: hasta 16 Kbyte (ICACHE, configurable)

Memoria de código Scratchpad (SPRAM) de 40 Kbyte

Cache de datos: hasta 4 Kbyte (DCACHE, configurable)

Memoria de superposición de 8 Kbyte (OVRAM)

¢ 16 Kbyte BootROM (BROM) ¢ 16 Kbyte BootROM (BROM) ¢ 16 Kbyte BootROM (BROM) ¢ 16 Kbyte BootROM (BROM)

• Controlador DMA de 16 canales

• Sistema de interrupción sofisticado con 2×255 niveles de arbitraje de prioridad de hardware

con una capacidad de transmisión superior a 300 W

• Estructura de bus en chip de alto rendimiento

Buses de memoria local de 64 bits entre CPU, Flash y memoria de datos

Bus periférico de sistema (SPB) de 32 bits para unidades periféricas y funcionales en el chip

¢ Un puente de autobuses (puente LFI)

• Unidades periféricas en chip versátiles

- Dos canales serie asincrónicos/sincrónicos (ASC) con generador de velocidad de transmisión,

detección de errores de paridad, encuadre y sobrecarga

- Tres canales sincronizados de alta velocidad con datos programables

longitud y dirección de desplazamiento

¢ Una interfaz de micro segundo bus serie (MSC) para la expansión de puertos serie a la parte externa

Dispositivos de potencia

Una interfaz de microenlace de alta velocidad (MLI) para interprocesadores serie

Comunicación

Un módulo MultiCAN con 3 nodos CAN y 128 mensajes asignados gratuitamente

objetos para el tratamiento de datos de alta eficiencia mediante almacenamiento en búfer FIFO y datos de pasarela

transferencia (un nodo CAN admite la funcionalidad TTCAN)

Un módulo de matriz de temporizadores de propósito general (GPTA) con una célula de temporizadores locales adicional

Matriz (LTCA2) que proporciona un potente conjunto de filtro y temporizador de señal digital

Funcionalidad para realizar una gestión autónoma y compleja de entradas/salidas

• 32 líneas de entrada analógicas para ADC

2 núcleos independientes (ADC0 y ADC1)

¢ Rango de tensión de alimentación analógica de 3,3 V a 5 V (alimentación única)

• 4 canales de entrada diferentes del FADC

- canales con control de impedancia y superpuestos con entradas ADC1

¢ Conversión extremadamente rápida, 21 ciclos defEl FADCel reloj

La conversión A/D de 10 bits (se puede lograr una resolución más alta mediante una media de

conversiones consecutivas en filtro de reducción de datos digitales)

• 86 líneas digitales de E/S de uso general (GPIO), 4 líneas de entrada

• Puertos de E/S digitales con capacidad de 3,3 V

• Soporte de depuración en el chip para el nivel 1 de OCDS (CPU, PCP, DMA, bus en chip)

• Disponible un chip de dispositivo de emulación dedicado (TC1782ED)

¢ depuración multi-núcleo, seguimiento en tiempo real y calibración

Interfaz de cuatro/cinco cables JTAG (IEEE 1149.1) o de dos cables DAP (puerto de acceso al dispositivo)

• Sistema de gestión de energía

• Unidad de generación de relojes con PLL

ElEl objetivo de las medidas de seguridad es:/Se trata de un sistema de control de las emisiones de gases de escape.tiene las siguientes características

Las características:

• TriCore V1 de 32 bits de alto rendimiento y superescalar.3.1 CPU con conducción de 4 etapas

Performance superior en tiempo real

Capacidades de DSP totalmente integradas

Unidad de punto flotante de precisión única (FPU)

️ operación a 133 MHz en el rango completo de temperaturas

• Procesador de control periférico de 32 bits con instrucción de ciclo único (PCP2)

Memoria de parámetros de 16 Kbyte (PRAM)

Memoria de código de 32 Kbyte (CMEM)

️ operación a 133 MHz en el rango completo de temperaturas

• Múltiples memorias en el chip

Memoria flash de programación (PFLASH) de 2 MB con ECC

Memoria flash de datos de 128 Kbyte (DFLASH) utilizable para la emulación EEPROM

Memoria de datos de 128 Kbyte (LDRAM)

Cache de instrucciones: hasta 16 Kbyte (ICACHE, configurable)

Memoria de código Scratchpad (SPRAM) de 40 Kbyte

Cache de datos: hasta 4 Kbyte (DCACHE, configurable)

Memoria de superposición de 8 Kbyte (OVRAM)

¢ 16 Kbyte BootROM (BROM) ¢ 16 Kbyte BootROM (BROM) ¢ 16 Kbyte BootROM (BROM) ¢ 16 Kbyte BootROM (BROM)

• Controlador DMA de 16 canales

• Sistema de interrupción sofisticado con 2×255 niveles de arbitraje de prioridad de hardware

con una capacidad de transmisión superior a 300 W

• Estructura de bus en chip de alto rendimiento

Buses de memoria local de 64 bits entre CPU, Flash y memoria de datos

Bus periférico de sistema (SPB) de 32 bits para unidades periféricas y funcionales en el chip

¢ Un puente de autobuses (puente LFI)

• Unidades periféricas en chip versátiles

- Dos canales serie asincrónicos/sincrónicos (ASC) con generador de velocidad de transmisión,

detección de errores de paridad, encuadre y sobrecarga

- Tres canales sincronizados de alta velocidad con datos programables

longitud y dirección de desplazamiento

¢ Una interfaz de micro segundo bus serie (MSC) para la expansión de puertos serie a la parte externa

Dispositivos de potencia

Una interfaz de microenlace de alta velocidad (MLI) para interprocesadores serie

Comunicación

Un módulo MultiCAN con 3 nodos CAN y 128 mensajes asignados gratuitamente

objetos para el tratamiento de datos de alta eficiencia mediante almacenamiento en búfer FIFO y datos de pasarela

transferencia (un nodo CAN admite la funcionalidad TTCAN)

Un módulo de matriz de temporizadores de propósito general (GPTA) con una célula de temporizadores locales adicional

Matriz (LTCA2) que proporciona un potente conjunto de filtro y temporizador de señal digital

Funcionalidad para realizar una gestión autónoma y compleja de entradas/salidas

• 32 líneas de entrada analógicas para ADC

2 núcleos independientes (ADC0 y ADC1)

¢ Rango de tensión de alimentación analógica de 3,3 V a 5 V (alimentación única)

• 4 canales de entrada diferentes del FADC

- canales con control de impedancia y superpuestos con entradas ADC1

¢ Conversión extremadamente rápida, 21 ciclos defEl FADCel reloj

La conversión A/D de 10 bits (se puede lograr una resolución más alta mediante una media de

conversiones consecutivas en filtro de reducción de datos digitales)

• 86 líneas digitales de E/S de uso general (GPIO), 4 líneas de entrada

• Puertos de E/S digitales con capacidad de 3,3 V

• Soporte de depuración en el chip para el nivel 1 de OCDS (CPU, PCP, DMA, bus en chip)

• Disponible un chip de dispositivo de emulación dedicado (TC1782ED)

¢ depuración multi-núcleo, seguimiento en tiempo real y calibración

Interfaz de cuatro/cinco cables JTAG (IEEE 1149.1) o de dos cables DAP (puerto de acceso al dispositivo)

• Sistema de gestión de energía

• Unidad de generación de relojes con PLL

Etiquetas:

CHIP LED OSRAM

Microprocesador del Cree LED

chips IC ST

chips TI

Chip LED de Bridgelux

Chip Infineon

Chip LED LUMINOSO

Gotas de la lámpara del LED

Chips de circuito integrado de SAMSUNG

chips de micras

Chips SK Hynix

Chip LED LumiLED

Chip LED SAMSUNG

Chip LED SEOUL

Chip LED de NICHIA

Chips NeXperia

ONsemi Chips

chips ADI

TSLC Semileds Cuentas de Lámpara LED

Chip LED de alta potencia

CHIP LED OSRAM

Microprocesador del Cree LED

chips IC ST

chips TI

Chip LED de Bridgelux

Chip Infineon

Chip LED LUMINOSO

Gotas de la lámpara del LED

Chips de circuito integrado de SAMSUNG

chips de micras

Chips SK Hynix

Chip LED LumiLED

Chip LED SAMSUNG

Chip LED SEOUL

Chip LED de NICHIA

Chips NeXperia

ONsemi Chips

chips ADI

TSLC Semileds Cuentas de Lámpara LED

Chip LED de alta potencia

Detalles de los productos

SAK-TC1782F-320F180HR Infineon Chip BA Microcontrolador de un solo chip de 32 bits

CHIP LED OSRAM

Microprocesador del Cree LED

chips IC ST

chips TI

Chip LED de Bridgelux

Chip Infineon

Chip LED LUMINOSO

Gotas de la lámpara del LED

Chips de circuito integrado de SAMSUNG

chips de micras

Chips SK Hynix

Chip LED LumiLED

Chip LED SAMSUNG

Chip LED SEOUL

Chip LED de NICHIA

Chips NeXperia

ONsemi Chips

chips ADI

TSLC Semileds Cuentas de Lámpara LED

Chip LED de alta potencia

CHIP LED OSRAM

Microprocesador del Cree LED

chips IC ST

chips TI

Chip LED de Bridgelux

Chip Infineon

Chip LED LUMINOSO

Gotas de la lámpara del LED

Chips de circuito integrado de SAMSUNG

chips de micras

Chips SK Hynix

Chip LED LumiLED

Chip LED SAMSUNG

Chip LED SEOUL

Chip LED de NICHIA

Chips NeXperia

ONsemi Chips

chips ADI