logo
Dobra cena  W Internecie

szczegółowe informacje o produktach

Created with Pixso. Do domu Created with Pixso. Produkty Created with Pixso.
Chipsy TI
Created with Pixso.

AM3352BZCZD60 TI Chips AM335x Sitara Procesory 64KB pamięci ogólnego przeznaczenia na chipie kontrolera OCMC RAM

AM3352BZCZD60 TI Chips AM335x Sitara Procesory 64KB pamięci ogólnego przeznaczenia na chipie kontrolera OCMC RAM

Nazwa marki: TI Chips
Numer modelu: AM3352BZCZD60
MOQ: 2500
Szczegóły opakowania: 2500 sztuk / rolka
Warunki płatności: T/T
Informacje szczegółowe
Miejsce pochodzenia:
Chiny
Dokument:
model:
AM3352BZCZD60
Nazwa produktu:
Chipsy TI
Typ:
SMD/SMT
Napięcie zasilania operacyjnego:
1,1 V
Szerokość magistrali danych:
32-bitowy
Maksymalna częstotliwość zegara:
600 MHz
Możliwość Supply:
1000000
Podkreślić:

AM3352BZCZD60

,

AM3352BZCZD60 TI Chips

,

64KB Sitara Procesory

Opis produktu

Procesory TI Sitara™ AM3352BZCZD60 AM335x z 64 KB pamięci RAM kontrolera pamięci ogólnego przeznaczenia na chipie (OCMC)


Funkcje
1 • Procesor Sitara™ ARM® Cortex®-A8 32-bitowy RISC o częstotliwości do 1 GHz® Cortex® -A8 32– Tryb szybki (do 400 kHz) Bitowy
Procesor RISC
– Koprocesor NEON™ SIMD
– 32 KB pamięci podręcznej instrukcji L1 i 32 KB pamięci podręcznej danych
Z wykrywaniem pojedynczych błędów (parzystość)
– 256 KB pamięci podręcznej L2 z kodem korekcji błędów
(ECC)
– 176 KB pamięci ROM do rozruchu na chipie
– 64 KB dedykowanej pamięci RAM
– Emulacja i debugowanie - JTAG
– Kontroler przerwań (do 128 przerwań
żądania)
• Pamięć na chipie (współdzielona pamięć L3 RAM)
– 64 KB pamięci RAM kontrolera pamięci ogólnego przeznaczenia na chipie
(OCMC)
– Dostępna dla wszystkich mistrzów
– Obsługuje retencję dla szybkiego wybudzenia
• Interfejsy pamięci zewnętrznej (EMIF)
– Kontroler mDDR(LPDDR), DDR2, DDR3, DDR3L:
– mDDR: zegar 200 MHz (szybkość transmisji danych 400 MHz)
– DDR2: zegar 266 MHz (szybkość transmisji danych 532 MHz)
– DDR3: zegar 400 MHz (szybkość transmisji danych 800 MHz)
– DDR3L: zegar 400 MHz (szybkość transmisji danych 800 MHz)
– 16-bitowa magistrala danych
– 1 GB całkowitej przestrzeni adresowalnej
– Obsługuje jedno urządzenie pamięci x16 lub dwa urządzenia pamięci x8
Konfiguracje
– Kontroler pamięci ogólnego przeznaczenia (GPMC)
– Elastyczny 8-bitowy i 16-bitowy asynchroniczny
interfejs pamięci z maksymalnie siedmioma wybierakami chipów
(NAND, NOR, Muxed-NOR, SRAM)
– Wykorzystuje kod BCH do obsługi 4-, 8- lub 16-bitowej
ECC
– Wykorzystuje kod Hamminga do obsługi 1-bitowej ECC
– Moduł lokalizacji błędów (ELM)
– Używany w połączeniu z GPMC do
lokalizowania adresów błędów danych z
wielomianów cech wygenerowanych przy użyciu
algorytmu BCH
– Obsługuje lokalizację błędów 4-, 8- i 16-bitowych na 512 bajtów
bloków na podstawie algorytmów BCH
• Programowalny podsystem jednostek czasu rzeczywistego i
podsystem komunikacji przemysłowej (PRU-ICSS)
– Obsługuje protokoły takie jak EtherCAT
®
PROFIBUS, PROFINET, EtherNet/IP™ i
więcej – Dwie programowalne jednostki czasu rzeczywistego (PRU)
– 32-bitowy procesor RISC typu load/store zdolny
do pracy z częstotliwością 200 MHz
– 8 KB pamięci RAM instrukcji z wykrywaniem pojedynczych błędów
(parzystość)
– 8 KB pamięci RAM danych z wykrywaniem pojedynczych błędów
(parzystość)
zdarzeń wejściowych
akumulatorem
– Ulepszony moduł GPIO zapewnia obsługę przesunięcia
wejścia/wyjścia i równoległego zatrzasku na zewnętrznym
sygnału
– 12 KB współdzielonej pamięci RAM z wykrywaniem pojedynczych błędów
(parzystość)
– Trzy banki rejestrów po 120 bajtów dostępne dla każdej jednostki PRU
– Kontroler przerwań (INTC) do obsługi zdarzeń systemowych
zdarzeń wejściowych
– Lokalna magistrala połączeń do podłączania wewnętrznych
i zewnętrznych mistrzów do zasobów wewnątrz
PRU-ICSS
– Peryferia wewnątrz PRU-ICSS:
– Jeden port UART ze złączami sterowania przepływem,
obsługuje do 12 Mbps
– Jeden ulepszony moduł przechwytywania (eCAP)
– Dwa porty Ethernet MII obsługujące przemysłowy
Ethernet, taki jak EtherCAT
– Jeden port MDIO
• Moduł zarządzania zasilaniem, resetowaniem i zegarem (PRCM)
– Steruje wejściem i wyjściem z trybów czuwania i
głębokiego uśpienia
– Odpowiedzialny za sekwencjonowanie uśpienia, zasilanie
sekwencjonowanie wyłączania domen, wybudzanie
sekwencjonowanie i włączanie domen zasilania
sekwencjonowanie
– Zegary
– Zintegrowany oscylator wysokiej częstotliwości 15-35 MHz
używany do generowania zegara referencyjnego
dla różnych zegarów systemowych i peryferyjnych
– Obsługuje indywidualne włączanie i wyłączanie zegara
sterowanie dla podsystemów i peryferiów w celu
ułatwienia zmniejszenia zużycia energii
– Pięć ADPLL do generowania zegarów systemowych
(podsystem MPU, interfejs DDR, USB i
peryferia [MMC i SD, UART, SPI, I
2
C],
L3, L4, Ethernet, GFX [SGX530], zegar pikseli LCD)
– Zasilanie
– Dwie niewyłączalne domeny zasilania (zegar czasu rzeczywistego
[RTC], logika wybudzania być również używane jako wejścia przerwań – Trzy przełączalne domeny zasilania (podsystem MPU
[MPU], SGX530 [GFX],
peryferia i infrastruktura [PER])
– Implementuje SmartReflex™ Klasa 2B do skalowania napięcia rdzenia
w oparciu o temperaturę matrycy,
zmiany procesu i wydajność
(adaptacyjne skalowanie napięcia [AVS])
– Dynamiczne skalowanie napięcia i częstotliwości (DVFS)
• Zegar czasu rzeczywistego (RTC)
– Data czasu rzeczywistego (dzień-miesiąc-rok-dzień tygodnia)
i informacje o czasie (godziny-minuty-sekundy)
– Wewnętrzny oscylator 32,768 kHz, logika RTC i
wewnętrzny LDO 1,1 V
– Niezależne wejście zasilania i resetu
(RTC_PWRONRSTn)
– Dedykowane wejście (EXT_WAKEUP) dla
zewnętrznych zdarzeń wybudzenia
– Programowalny alarm może być używany do generowania
wewnętrznych przerwań do PRCM (do wybudzenia) lub
Cortex-A8 (do powiadamiania o zdarzeniach)
– Programowalny alarm może być używany z
zewnętrznym wyjściem (PMIC_POWER_EN) do włączenia
układu zarządzania energią w celu przywrócenia zasilania
domen nie-RTC
• Peryferia
– Do dwóch portów USB 2.0 High-Speed DRD (Dual-
Role Device) ze zintegrowanym PHY
– Do dwóch przemysłowych gigabitowych kontrolerów Ethernet MAC (10,
100, 1000 Mbps)
– Zintegrowany przełącznik
– Każdy MAC obsługuje interfejsy MII, RMII, RGMII i
MDIO
– Kontrolery Ethernet MAC i przełącznik mogą działać
niezależnie od innych funkcji
– Protokół precyzyjnego czasu IEEE 1588v1 (PTP)
– Do dwóch portów CAN (Controller-Area Network)
– Obsługuje wersje CAN 2.0 A i B
– Do dwóch wielokanałowych portów szeregowych audio
(McASP)
– Zegary transmisji i odbioru do 50 MHz
– Do czterech pinów danych szeregowych na port McASP
z niezależnymi zegarami TX i RX
– Obsługuje multipleksowanie z podziałem czasu (TDM),
Inter-IC Sound (I2S) i podobne formaty
– Obsługuje transmisję cyfrowego interfejsu audio
(formaty SPDIF, IEC60958-1 i AES-3)
– Bufory FIFO do transmisji i odbioru (256 bajtów)
– Do sześciu portów UART
– Wszystkie porty UART obsługują tryby IrDA i CIR
– Wszystkie porty UART obsługują sterowanie przepływem RTS i CTS
– UART1 obsługuje pełne sterowanie modemem
– Do dwóch interfejsów szeregowych SPI (Master i Slave)
– Do dwóch wybieraków chipów
– Do 48 MHz
– Do trzech portów MMC, SD, SDIO
– Tryby MMC, SD, SDIO 1-, 4- i 8-bitowe
– MMCSD0 ma dedykowaną szynę zasilania dla 1,8
‑
V
lub 3,3 V
– Szybkość transmisji danych do 48 MHz
– Obsługuje wykrywanie kart i ochronę przed zapisem
– Zgodny ze specyfikacjami MMC4.3, SD, SDIO 2.0
– Do trzech interfejsów I
2
C Master i Slave
– Tryb standardowy (do 100 kHz) – Tryb szybki (do 400 kHz) – Do czterech banków pinów wejścia/wyjścia ogólnego przeznaczenia
(GPIO)
– 32 piny GPIO na bank (multipleksowane z
innymi pinami funkcyjnymi)
– Piny GPIO mogą być używane jako wejścia przerwań
(do dwóch wejść przerwań na bank)
– Do trzech zewnętrznych wejść zdarzeń DMA, które mogą być również używane jako wejścia przerwań – Osiem 32-bitowych timerów ogólnego przeznaczenia
– DMTIMER1 to timer 1 ms używany do
tyknięć systemu operacyjnego (OS)
– DMTIMER4–DMTIMER7 są wyprowadzone na zewnątrz
– Jeden zegar watchdog
– Silnik grafiki 3D SGX530
– Architektura oparta na kafelkach zapewniająca do 20
milionów poligonów na sekundę
– Uniwersalny skalowalny silnik cieniujący (USSE) to
wielowątkowy silnik integrujący funkcjonalność cieniowania pikseli
i wierzchołków
– Zaawansowany zestaw funkcji cieniowania przekraczający
Microsoft VS3.0, PS3.0 i OGL2.0
– Obsługa standardowych interfejsów API branżowych: Direct3D
Mobile, OGL-ES 1.1 i 2.0 oraz OpenMax
– Drobnoziarniste przełączanie zadań, równoważenie obciążenia
i zarządzanie energią
– Zaawansowana operacja sterowana przez DMA geometrii
dla minimalnej interakcji z procesorem
Aplikacje
• 
Peryferia do gier
• 
Automatyka domowa i przemysłowa
• 
Urządzenia medyczne dla konsumentów
• 
Drukarki
• 
Inteligentne systemy poboru opłat

• 
• 
• 
• 
Opis
Mikroprocesor AM335x zawiera podsystemy pokazane na schemacie blokowym i krótki opis każdego z nich:
Podsystem jednostki mikroprocesorowej (MPU) jest oparty na procesorze ARM Cortex-A8, a podsystem akceleratora grafiki PowerVR SGX™ zapewnia akcelerację grafiki 3D do obsługi efektów wyświetlania i gier.
Dodatkowo, programowalna natura PRU-ICSS, wraz z dostępem do pinów, zdarzeń i wszystkich zasobów systemu na chipie (SoC), zapewnia elastyczność w implementacji szybkich reakcji w czasie rzeczywistym, specjalistycznych operacji przetwarzania danych, niestandardowych interfejsów peryferyjnych oraz w odciążaniu zadań od innych rdzeni procesorowych SoC.


AM3352BZCZD60 TI Chips AM335x Sitara Procesory 64KB pamięci ogólnego przeznaczenia na chipie kontrolera OCMC RAM
 AM3352BZCZD60 TI Chips AM335x Sitara Procesory 64KB pamięci ogólnego przeznaczenia na chipie kontrolera OCMC RAM