logo
Bom preço  On-line

detalhes dos produtos

Created with Pixso. Casa Created with Pixso. Produtos Created with Pixso.
Chips de TI
Created with Pixso.

AM3352BZCZD60 TI Chips AM335x Sitara Processors 64KB de Memória de Propósito Geral On-Chip Controlador OCMC RAM

AM3352BZCZD60 TI Chips AM335x Sitara Processors 64KB de Memória de Propósito Geral On-Chip Controlador OCMC RAM

Marca: TI Chips
Número do modelo: AM3352BZCZD60
Quantidade mínima: 2500
Detalhes da embalagem: 2500 unidades/carretel
Condições de pagamento: T/T
Informações pormenorizadas
Lugar de origem:
China
Documento:
modelo:
AM3352BZCZD60
Nome do produto:
Chips de TI
Tipo:
SMD/SMT
Tensão de fonte de alimentação operacional:
1.1 V
Largura do barramento de dados:
32 bits
Frequência máxima do clock:
600 MHz
Habilidade da fonte:
1.000.000
Destacar:

AM3352BZCZD60

,

AM3352BZCZD60 TI Chips

,

64KB Sitara Processors

Descrição do produto

TI Chips AM3352BZCZD60 AM335x Sitara™ Processors 64KB de Memória On-Chip de Propósito Geral (OCMC) RAM


Recursos
1 • Sitara™ ARM de até 1 GHz® Cortex® -A8 32Bit
Processador RISC
– Coprocessador SIMD NEON™
– Cache de Instrução L1 de 32 KB e Cache de Dados de 32 KB
Com Detecção de Erro Único (Paridade)
– Cache L2 de 256 KB com Código de Correção de Erro
(ECC)
– ROM de Boot On-Chip de 176 KB
– RAM Dedicada de 64 KB
– Emulação e Depuração - JTAG
– Controlador de Interrupção (até 128 Interrupções
Solicitadas)
• Memória On-Chip (RAM L3 Compartilhada)
– Memória On-Chip de Propósito Geral (OCMC) RAM de 64 KB
– Acessível a Todos os Mestres
– Suporta Retenção para Despertar Rápido
• Interfaces de Memória Externa (EMIF)
– Controlador mDDR(LPDDR), DDR2, DDR3, DDR3L:
– mDDR: Clock de 200 MHz (Taxa de Dados de 400 MHz)
– DDR2: Clock de 266 MHz (Taxa de Dados de 532 MHz)
– DDR3: Clock de 400 MHz (Taxa de Dados de 800 MHz)
– DDR3L: Clock de 400 MHz (Taxa de Dados de 800 MHz)
– Barramento de Dados de 16 Bits
– 1 GB de Espaço Endereçável Total
– Suporta Configurações de um Dispositivo de Memória x16 ou Dois x8
– Controlador de Memória de Propósito Geral (GPMC)
– Interface de Memória Assíncrona Flexível de 8 Bits e 16 Bits com até Sete Seletores de Chip (NAND, NOR, Muxed-NOR, SRAM)
– Usa Código BCH para Suportar ECC de 4, 8 ou 16 Bits
– Usa Código Hamming para Suportar ECC de 1 Bit
– Módulo Localizador de Erros (ELM)
– Usado em Conjunto com o GPMC para Localizar Endereços de Erros de Dados de Polinômios de Síndrome Gerados Usando um Algoritmo BCH
– Suporta Localização de Erros por Bloco de 512 Bytes de 4, 8 e 16 Bits Baseado em Algoritmos BCH
• Unidade de Tempo Real Programável Sub-sistema e Unidade de Comunicação Industrial (PRU-ICSS)
– Suporta Protocolos como EtherCAT
®
PROFIBUS, PROFINET, EtherNet/IP™, e Mais
– Duas Unidades de Tempo Real Programáveis (PRUs)
– Processador RISC de 32 Bits de Load/Store Capaz de Rodar a 200 MHz
– RAM de Instrução de 8 KB com Detecção de Erro Único (Paridade)
– RAM de Dados de 8 KB com Detecção de Erro Único (Paridade)
– Multiplicador de 32 Bits de Ciclo Único com Acumulador de 64 Bits
– Módulo GPIO Aprimorado Fornece Suporte de Entrada/Saída por Shift e Trava Paralela em Sinal Externo
– 12 KB de RAM Compartilhada com Detecção de Erro Único (Paridade)
– Três Bancos de Registradores de 120 Bytes Acessíveis por Cada PRU
– Controlador de Interrupção (INTC) para Lidar com Eventos de Entrada do Sistema
– Barramento de Interconexão Local para Conectar Mestres Internos e Externos aos Recursos Dentro do PRU-ICSS
– Periféricos Dentro do PRU-ICSS: – Uma Porta UART com Pinos de Controle de Fluxo, Suporta até 12 Mbps
– Um Módulo de Captura Aprimorada (eCAP)
– Duas Portas Ethernet MII que Suportam Ethernet Industrial, como EtherCAT
– Uma Porta MDIO
• Gerenciamento de Energia, Reset e Clock (PRCM) Módulo
– Controla a Entrada e Saída dos Modos Stand-By e Deep-Sleep
– Responsável pela Sequência de Sleep, Sequência de Desligamento do Domínio de Energia, Sequência de Despertar e Sequência de Ligamento do Domínio de Energia
– Implementa SmartReflex™ Classe 2B para Escalonamento de Tensão do Núcleo Baseado na Temperatura do Die, Variação do Processo e Desempenho (Escalonamento Adaptativo de Tensão [AVS])
– Oscilador Integrado de Alta Frequência de 15 a 35 MHz Usado para Gerar um Clock de Referência para Vários Clocks de Sistema e Periféricos
– Suporta Controle Individual de Habilitação e Desabilitação de Clock para Sub-sistemas e Periféricos para Facilitar o Consumo Reduzido de Energia
– Cinco ADPLLs para Gerar Clocks de Sistema (Sub-sistema MPU, Interface DDR, USB e Periféricos [MMC e SD, UART, SPI, I
2
C], L3, L4, Ethernet, GFX [SGX530], Clock de Pixel LCD)
– Energia
– Dois Domínios de Energia Não Comutáveis (Clock em Tempo Real [RTC], Lógica de Despertar [WAKEUP])
– Três Domínios de Energia Comutáveis (Sub-sistema MPU [MPU], SGX530 [GFX], Periféricos e Infraestrutura [PER])
– Implementa SmartReflex™ Classe 2B para Escalonamento de Tensão do Núcleo Baseado na Temperatura do Die, Variação do Processo e Desempenho (Escalonamento Adaptativo de Tensão [AVS])
– Escalonamento Dinâmico de Frequência de Tensão (DVFS)
• Clock em Tempo Real (RTC)
– Informações de Data e Hora em Tempo Real (Dia-Mês-Ano-Dia da Semana) e Hora (Horas-Minutos-Segundos)
– Oscilador Interno de 32.768 kHz, Lógica RTC e LDO Interno de 1.1 V
– Entrada Independente de Power-on-Reset (RTC_PWRONRSTn)
– Pino de Entrada Dedicado (EXT_WAKEUP) para Eventos de Despertar Externos
– Alarme Programável Pode Ser Usado para Gerar Interrupções Internas para o PRCM (para Despertar) ou Cortex-A8 (para Notificação de Evento)
– Alarme Programável Pode Ser Usado com Saída Externa (PMIC_POWER_EN) para Habilitar o IC de Gerenciamento de Energia a Restaurar Domínios de Energia Não-RTC
• Periféricos
– Até Duas Portas USB 2.0 High-Speed DRD (Dual-Role Device) com PHY Integrado
– Até Dois MACs Ethernet Gigabit Industriais (10, 100, 1000 Mbps)
– Switch Integrado
– Cada MAC Suporta Interfaces MII, RMII, RGMII e MDIO
– MACs Ethernet e Switch Podem Operar Independentemente de Outras Funções
– Protocolo de Tempo de Precisão IEEE 1588v1 (PTP)
– Até Duas Portas CAN (Controller-Area Network)
– Suporta CAN Versão 2 Partes A e B
– Até Duas Portas de Áudio Serial Multicanal (McASPs)
– Clocks de Transmissão e Recepção de até 50 MHz
– Até Quatro Pinos de Dados Seriais por Porta McASP com Clocks TX e RX Independentes
– Suporta Time Division Multiplexing (TDM), Inter-IC Sound (I2S) e Formatos Similares
– Suporta Transmissão de Interface de Áudio Digital (Formatos SPDIF, IEC60958-1 e AES-3)
– Buffers FIFO para Transmissão e Recepção (256 Bytes)
– Até Seis UARTs
– Todas as UARTs Suportam Modos IrDA e CIR
– Todas as UARTs Suportam Controle de Fluxo RTS e CTS
– UART1 Suporta Controle de Modem Completo
– Até Duas Interfaces Seriais McSPI Mestre e Escrava
– Até Dois Seletores de Chip
– Até 48 MHz
– Até Três Portas MMC, SD, SDIO
– Modos MMC, SD, SDIO de 1, 4 e 8 Bits
– MMCSD0 tem Rail de Energia Dedicado para Operação de 1.8V ou 3.3V – Suporta Detecção de Cartão e Proteção contra Gravação
– Em Conformidade com as Especificações MMC4.3, SD, SDIO 2.0
– Até Três Interfaces I
2
C Mestre e Escrava
– Modo Padrão (até 100 kHz)
– Modo Rápido (até 400 kHz)
– Até Quatro Bancos de Pinos de Entrada/Saída de Propósito Geral (GPIO)
– 32 Pinos GPIO por Banco (Multiplexados com Outros Pinos Funcionais)
– Pinos GPIO Podem Ser Usados como Entradas de Interrupção (até Duas Entradas de Interrupção por Banco)
– Até Três Entradas de Evento DMA Externas que Também Podem Ser Usadas como Entradas de Interrupção
– Oito Timers de Propósito Geral de 32 Bits
– DMTIMER1 é um Timer de 1 ms Usado para Ticks do Sistema Operacional (OS)
– DMTIMER4–DMTIMER7 são Pinos Externos
– Um Timer Watchdog
– Motor Gráfico 3D SGX530
– Arquitetura Baseada em Tiles Entregando até 20 Milhões de Polígonos por Segundo
– O Universal Scalable Shader Engine (USSE) é um Motor Multithread Incorporando Funcionalidade de Pixel e Vertex Shader
– Conjunto Avançado de Recursos de Shader Além de Microsoft VS3.0, PS3.0 e OGL2.0
– Suporte a API Padrão da Indústria de Direct3D Mobile, OGL-ES 1.1 e 2.0, e OpenMax
– Troca de Tarefas de Granularidade Fina, Balanceamento de Carga e Gerenciamento de Energia
– Operação Avançada de DMA de Geometria para Interação Mínima da CPU
Aplicações
• 
Periféricos de Jogos
• 
Automação Residencial e Industrial
• 
Eletrodomésticos Médicos de Consumo
• 
Impressoras
• 
Sistemas de Pedágio Inteligente
• 
Máquinas de Venda Conectadas
• 
Balanças
• 
Consoles Educacionais
• 
Brinquedos Avançados
Descrição
Os microprocessadores AM335x, baseados no processador ARM Cortex-A8, são aprimorados com opções de processamento de imagem, gráficos, periféricos e interfaces industriais como EtherCAT e PROFIBUS. Os dispositivos suportam sistemas operacionais de alto nível (HLOS). O Processor SDK Linux® e o TI-RTOS estão disponíveis gratuitamente na TI.
O microprocessador AM335x contém os sub-sistemas mostrados no Diagrama de Blocos Funcionais e uma breve descrição de cada um segue:
O contém os sub-sistemas mostrados no Diagrama de Blocos Funcionais e uma breve descrição de cada um segue:
O sub-sistema da unidade de processador (MPU) é baseado no processador ARM Cortex-A8 e o sub-sistema Acelerador Gráfico PowerVR SGX™ fornece aceleração gráfica 3D para suportar efeitos de exibição e jogos.
O PRU-ICSS é separado do núcleo ARM, permitindo operação e clock independentes para maior eficiência e flexibilidade. O PRU-ICSS habilita interfaces de periféricos adicionais e protocolos em tempo real como EtherCAT, PROFINET, EtherNet/IP, PROFIBUS, Ethernet Powerlink, Sercos e outros.
Adicionalmente, a natureza programável do PRU-ICSS, juntamente com seu acesso a pinos, eventos e todos os recursos do sistema em chip (SoC), fornece flexibilidade na implementação de respostas rápidas em tempo real, operações de manipulação de dados especializadas, interfaces de periféricos personalizadas e no descarregamento de tarefas dos outros núcleos de processador do SoC.
Diagrama de Blocos Funcionais



AM3352BZCZD60 TI Chips AM335x Sitara Processors 64KB de Memória de Propósito Geral On-Chip Controlador OCMC RAM
 AM3352BZCZD60 TI Chips AM335x Sitara Processors 64KB de Memória de Propósito Geral On-Chip Controlador OCMC RAM