logo
Giá tốt  Trực tuyến

chi tiết sản phẩm

Created with Pixso. Nhà Created with Pixso. Các sản phẩm Created with Pixso.
chip TI
Created with Pixso.

AM3352BZCZD60 TI chip AM335x Sitara bộ xử lý 64KB của mục đích chung trên chip bộ điều khiển bộ nhớ OCMC RAM

AM3352BZCZD60 TI chip AM335x Sitara bộ xử lý 64KB của mục đích chung trên chip bộ điều khiển bộ nhớ OCMC RAM

Tên thương hiệu: TI Chips
Số mô hình: AM3352BZCZD60
MOQ: 2500
Chi tiết đóng gói: 2500 CÁI/cuộn
Điều khoản thanh toán: T/T
Thông tin chi tiết
Nguồn gốc:
Trung Quốc
Tài liệu:
người mẫu:
AM3352BZCZD60
Tên sản phẩm:
chip TI
Kiểu:
SMD/SMT
Điện áp cung cấp năng lượng hoạt động:
1.1V
Độ rộng bus dữ liệu:
32 bit
Tần số xung nhịp tối đa:
600 MHz
Khả năng cung cấp:
1000000
Làm nổi bật:

AM3352BZCZD60

,

Chips TI AM3352BZCZD60

,

Bộ xử lý Sitara 64KB

Mô tả sản phẩm

Chips TI AM3352BZCZD60 AM335x SitaraTM Processor 64KB bộ điều khiển bộ nhớ trên chip (OCMC)


Đặc điểm
1• Tối đa 1GHz SitaraTM ARM®Vỏ não®- A8 32- Không.Một chút.
Bộ xử lý RISC
- Neon SIMD Coprocessor
32KB hướng dẫn L1 và 32KB bộ nhớ cache dữ liệu
Với phát hiện lỗi đơn (tương đương)
256KB của L2 Cache với mã sửa lỗi
(ECC)
176KB ROM khởi động trên chip
64KB RAM chuyên dụng
Emulation và Debug - JTAG
Yêu cầu)
• Bộ nhớ trên chip (RAM L3 chia sẻ)
64KB bộ nhớ trên chip chung
Bộ điều khiển (OCMC) RAM
️ Có thể tiếp cận được với tất cả các bậc thầy
Hỗ trợ giữ lại để thức dậy nhanh
• Giao diện bộ nhớ bên ngoài (EMIF)
MDDR, DDR2, DDR3, DDR3L
Máy điều khiển:
MDDR: 200 MHz Clock (400-MHz Data Rate)
DDR2: 266-MHz Clock (532-MHz Data Rate)
DDR3: Đồng hồ 400 MHz (tỷ lệ dữ liệu 800 MHz)
DDR3L: Đồng hồ 400 MHz (800 MHz dữ liệu)
Tỷ lệ)
16 bit Data Bus
1GB Tổng không gian có thể địa chỉ
Hỗ trợ một x16 hoặc hai x8 thiết bị bộ nhớ
Cấu hình
️ Máy điều khiển bộ nhớ chung (GPMC)
️ Dễ dàng 8 bit và 16 bit không đồng bộ
Giao diện bộ nhớ với tối đa bảy chip
Chọn (NAND, NOR, Muxed-NOR, SRAM)
Sử dụng mã BCH để hỗ trợ 4-, 8- hoặc 16-bit
ECC
Sử dụng mã Hamming để hỗ trợ 1-bit ECC
️ Mô-đun xác định lỗi (ELM)
Sử dụng cùng với GPMC để
Tìm địa chỉ lỗi dữ liệu từ
Các đa thức hội chứng được tạo ra bằng cách sử dụng một
Thuật toán BCH
Hỗ trợ 4-, 8-, và 16-Bit mỗi 512-Byte
Địa điểm lỗi khối dựa trên BCH
Các thuật toán
• Hệ thống con đơn vị thời gian thực có thể lập trình và
Hệ thống con truyền thông công nghiệp (PRU-ICSS)
Hỗ trợ các giao thức như EtherCAT®
PROFIBUS, PROFINET, EtherNet/IPTM, và
Thêm
2 đơn vị thời gian thực có thể lập trình (PRU)
¢ Bộ xử lý RISC tải / lưu trữ 32 bit có khả năng
của Chạy ở 200 MHz
8KB RAM chỉ dẫn với lỗi đơn
Khám phá (cùng)
8KB RAM dữ liệu với phát hiện lỗi đơn
(Tương đương)
Bộ sưu tập
Hỗ trợ In / Out và khóa song song trên bên ngoài
Tín hiệu
12KB RAM chia sẻ với lỗi đơn
Khám phá (cùng)
3 ngân hàng đăng ký 120 byte được truy cập bởi
Mỗi PRU
¢ Bộ điều khiển ngắt (INTC) cho hệ thống xử lý
Các sự kiện đầu vào
Đường bus kết nối địa phương để kết nối nội bộ
và Master bên ngoài của các nguồn lực bên trong
PRU-ICSS
Các thiết bị ngoại vi bên trong PRU-ICSS:
Một cổng UART với các chân kiểm soát dòng chảy,
Hỗ trợ lên đến 12 Mbps
Một mô-đun thu thập nâng cao (eCAP)
Hai cổng Ethernet MII hỗ trợ công nghiệp
Ethernet, như EtherCAT
Một cổng MDIO
• Quản lý nguồn, thiết lập lại và đồng hồ (PRCM)
Mô-đun
- Kiểm soát nhập cảnh và xuất cảnh của Stand-By và
Các chế độ ngủ sâu
Trách nhiệm về thứ tự giấc ngủ, sức mạnh
Định trình tự tắt miền, thức dậy
Tiếp trình tự, và chuyển đổi miền năng lượng
Xếp thứ tự
Đồng hồ
️ Tích hợp tần số cao từ 15 đến 35MHz
Máy dao động được sử dụng để tạo ra một tham chiếu
Đồng hồ cho các hệ thống và thiết bị ngoại vi khác nhau
Đồng hồ
Hỗ trợ bật và tắt đồng hồ cá nhân
Kiểm soát các hệ thống con và thiết bị ngoại vi
Hỗ trợ giảm tiêu thụ năng lượng
5 ADPLL để tạo đồng hồ hệ thống
(MPU Subsystem, DDR Interface, USB và
Các thiết bị ngoại vi [MMC và SD, UART, SPI, I2C],
L3, L4, Ethernet, GFX [SGX530], LCD Pixel
Đồng hồ)
️ Quyền lực
¢ Hai lĩnh vực quyền lực không thể chuyển đổi
Đồng hồ thời gian [RTC], Logic Wake-Up
[Wakeup])
3 miền năng lượng có thể chuyển đổi (MPU)
Hệ thống con [MPU], SGX530 [GFX],
Các thiết bị ngoại vi và cơ sở hạ tầng [PER])
Thực hiện SmartReflex TM lớp 2B cho Core
Tăng cường điện áp dựa trên nhiệt độ,
Sự thay đổi quy trình và hiệu suất
(Adaptive Voltage Scaling [AVS])
️ Phân tích tần số điện áp động (DVFS)
• Đồng hồ thời gian thực (RTC)
️ Ngày thời gian thực (Ngày-Tháng-Năm-Ngày trong tuần)
và Thời gian (giờ phút giây) thông tin
¢ Máy dao động nội bộ 32,768 kHz, RTC Logic và
1.1-V LDO bên trong
(RTC_PWRONRSTn) Nhập
¢ Đèn đầu vào chuyên dụng (EXT_WAKEUP) cho
Các sự kiện thức tỉnh bên ngoài
¢ Cảnh báo có thể lập trình được sử dụng để tạo ra
Sự gián đoạn nội bộ của PRCM (đối với Wakeup) hoặc
Cortex-A8 (đối với thông báo sự kiện)
Có thể sử dụng báo động lập trình
Khả năng phát ra bên ngoài (PMIC_POWER_EN)
IC quản lý năng lượng để khôi phục không phải RTC
Các miền quyền lực
• Các thiết bị ngoại vi
¢ Tối đa hai USB 2.0 tốc độ cao DRD
Thiết bị vai trò) Cổng với PHY tích hợp
️ Tối đa hai máy MAC Gigabit Ethernet công nghiệp (10,
100, 1000 Mbps)
️ Chuyển đổi tích hợp
Mỗi MAC hỗ trợ MII, RMII, RGMII, và
Giao diện MDIO
Ethernet MAC và Switch có thể hoạt động
Không phụ thuộc vào các chức năng khác
IEEE 1588v1 Tiêu chuẩn thời gian chính xác (PTP)
️ Tối đa hai cổng Controller-Area Network (CAN)
Hỗ trợ CAN phiên bản 2 phần A và B
¢ Tối đa hai cổng âm thanh đa kênh
(McASPs)
️ Giao và nhận đồng hồ lên đến 50 MHz
¢ Tối đa 4 chân dữ liệu hàng loạt trên mỗi cổng McASP
Với đồng hồ TX và RX độc lập
Hỗ trợ Time Division Multiplexing (TDM),
Âm thanh giữa IC (I2S) và các định dạng tương tự
Hỗ trợ truyền giao diện âm thanh kỹ thuật số
(SPDIF, IEC60958-1 và định dạng AES-3)
¢ Các bộ đệm FIFO để truyền và nhận (256
Bytes)
¢ Tối đa 6 lần UART
Tất cả các UART hỗ trợ chế độ IrDA và CIR
Tất cả các UART hỗ trợ dòng chảy RTS và CTS
Kiểm soát
UART1 hỗ trợ toàn bộ điều khiển modem
️ Tối đa hai Master và Slave McSPI Serial
Giao diện
¢ Cho đến Hai Chip Chọn
️ Tối đa 48 MHz
¢ Tối đa ba cổng MMC, SD, SDIO
️ 1-, 4 và 8 bit MMC, SD, SDIO Mode
MMCSD0 có đường sắt điện dành riêng cho 1.8- Không.V
hoặc hoạt động 3,3-V
Tốc độ truyền dữ liệu lên đến 48MHz
Hỗ trợ phát hiện thẻ và bảo vệ ghi
️ Phù hợp với MMC4.3SD, SDIO 2.0
Thông số kỹ thuật
️ Tối đa 3 I2C Master và Slave Interface
Chế độ tiêu chuẩn (lên đến 100 kHz)
Chế độ nhanh (lên đến 400 kHz)
¢ Tối đa 4 ngân hàng I/O chung
(GPIO) Pin
32 GPIO Pin cho mỗi ngân hàng (được nhân với
Các pin chức năng khác)
¢ Các chân GPIO có thể được sử dụng làm đầu vào ngắt
(tối đa hai đầu vào gián đoạn cho mỗi ngân hàng)
¢ Tối đa ba đầu vào sự kiện DMA bên ngoài có thể
Cũng được sử dụng như đầu vào gián đoạn
8 bộ đếm thời gian 32 bit
DMTIMER1 là một bộ đếm thời gian 1ms được sử dụng để
Hệ điều hành (OS) Ticks
️ DMTIMER4 ️ DMTIMER7 được khóa ra
¢ Một đồng hồ đồng hồ bảo vệ
SGX530 3D Graphics Engine
¢ Kiến trúc dựa trên gạch cung cấp đến 20
Hàng triệu đa giác mỗi giây
Universal Scalable Shader Engine là
một Multi-threaded Engine kết hợp Pixel
và chức năng Vertex Shader
️ Tính năng Advanced Shader Set in Excess of
Microsoft VS3.0PS3.0, và OGL2.0
Hỗ trợ API tiêu chuẩn công nghiệp của Direct3D
Di động, OGL-ES 1.1 và 2.0, và OpenMax
️ Chuyển đổi công việc, tải trọng
Sự cân bằng và quản lý năng lượng
️ Hoạt động DMA-Driven Advanced Geometry
cho tương tác CPU tối thiểu

Ứng dụng
•Các thiết bị ngoại vi chơi game
•Máy chủ gia đình và công nghiệp
•Thiết bị y tế tiêu dùng
•Máy in
•Hệ thống thanh toán thông minh
•Máy bán hàng tự động kết nối
•Đánh cân
•Các máy chơi game
•Đồ chơi tiên tiến

Mô tả
Các bộ vi xử lý AM335x, dựa trên bộ xử lý ARM Cortex-A8, được nâng cao hình ảnh,
xử lý đồ họa, các thiết bị ngoại vi và các tùy chọn giao diện công nghiệp như EtherCAT và PROFIBUS.
Các thiết bị hỗ trợ hệ điều hành cấp cao (HLOS).
miễn phí từ TI.
Bộ vi xử lý AM335x chứa các hệ thống con được hiển thị trong biểu đồ khối chức năng và một bản tóm tắt
mô tả về từng phần sau:
Nó chứa các hệ thống con được hiển thị trong biểu đồ khối chức năng và mô tả ngắn gọn của mỗi hệ thống.
sau đây:
Hệ thống con đơn vị vi xử lý (MPU) dựa trên bộ xử lý ARM Cortex-A8 và PowerVR
SGX TM Graphics Accelerator hệ thống con cung cấp tăng tốc đồ họa 3D để hỗ trợ hiển thị và chơi game
ảnh hưởng.
PRU-ICSS được tách khỏi lõi ARM, cho phép hoạt động độc lập và đồng hồ cho
hiệu quả và linh hoạt. PRU-ICSS cho phép các giao diện ngoại vi bổ sung và các giao thức thời gian thực
như EtherCAT, PROFINET, EtherNet / IP, PROFIBUS, Ethernet Powerlink, Sercos và những người khác.
Ngoài ra, bản chất lập trình của PRU-ICSS, cùng với quyền truy cập vào các phím, sự kiện và tất cả các
hệ thống trên chip (SoC), cung cấp tính linh hoạt trong việc thực hiện nhanh chóng, phản hồi thời gian thực, chuyên
Hoạt động xử lý dữ liệu, giao diện ngoại vi tùy chỉnh và trong việc tải các nhiệm vụ từ bộ xử lý khác
lõi của SoC.

AM3352BZCZD60 TI chip AM335x Sitara bộ xử lý 64KB của mục đích chung trên chip bộ điều khiển bộ nhớ OCMC RAM
Biểu đồ khối chức năng
 AM3352BZCZD60 TI chip AM335x Sitara bộ xử lý 64KB của mục đích chung trên chip bộ điều khiển bộ nhớ OCMC RAM