logo
Buen precio  En línea

Detalles de los productos

Created with Pixso. Hogar Created with Pixso. Productos Created with Pixso.
chips TI
Created with Pixso.

AM3352BZCZD60 TI Chips AM335x Sitara Processors 64KB de Memoria de Propósito General en Chip Controlador OCMC RAM

AM3352BZCZD60 TI Chips AM335x Sitara Processors 64KB de Memoria de Propósito General en Chip Controlador OCMC RAM

Nombre De La Marca: TI Chips
Número De Modelo: AM3352BZCZD60
Cantidad Mínima De Pedido: 2500
Detalles De Embalaje: 2500PCS/carrete
Condiciones De Pago: T/T
Información detallada
Lugar de origen:
China
Documento:
modelo:
AM3352BZCZD60
Nombre del producto:
chips TI
Tipo:
SMD/SMT
Voltaje de la fuente de alimentación operativa:
1.1 V
Ancho del bus de datos:
32 bits
Frecuencia máxima de reloj:
600MHz
Capacidad de la fuente:
1000000
Resaltar:

AM3352BZCZD60

,

AM3352BZCZD60 TI Chips

,

64KB Sitara Processors

Descripción del Producto

TI Chips AM3352BZCZD60 AM335x Sitara™ Procesadores 64 KB de Memoria Controladora de Propósito General (OCMC) RAM en chip


Características
1 • Hasta 1 GHz Sitara™ ARM® Cortex® -A8 32y Gestión de Energía Bit
Procesador RISC
– Coprocesador SIMD NEON™
– 32 KB de Caché de Instrucción L1 y 32 KB de Caché de Datos
Con Detección de Error Único (Paridad)
– 256 KB de Caché L2 Con Código Corrector de Errores
(ECC)
– 176 KB de ROM de Arranque en chip
– 64 KB de RAM Dedicada
– Emulación y Depuración - JTAG
– Controlador de Interrupciones (hasta 128 Interrupciones
Solicitadas)
• Memoria en chip (RAM L3 Compartida)
– 64 KB de Memoria Controladora de Propósito General (OCMC) RAM en chip
– Accesible para Todos los Maestros
– Soporta Retención para Despertar Rápido
• Interfaces de Memoria Externa (EMIF)
– mDDR(LPDDR), DDR2, DDR3, DDR3L
Controlador:
– mDDR: Reloj de 200 MHz (Velocidad de Datos de 400 MHz)
– DDR2: Reloj de 266 MHz (Velocidad de Datos de 532 MHz)
– DDR3: Reloj de 400 MHz (Velocidad de Datos de 800 MHz)
– DDR3L: Reloj de 400 MHz (Velocidad de Datos de 800 MHz)
– Bus de Datos de 16 bits
– 1 GB de Espacio Direccionable Total
– Soporta Configuraciones de un Dispositivo de Memoria x16 o Dos x8
– Controlador de Memoria de Propósito General (GPMC)
– Interfaz de Memoria Asíncrona Flexible de 8 bits y 16 bits Con hasta Siete Selecciones de Chip
(NAND, NOR, Muxed-NOR, SRAM)
– Utiliza Código BCH para Soporte de ECC de 4, 8 o 16 bits
– Utiliza Código Hamming para Soporte de ECC de 1 bit
– Módulo Localizador de Errores (ELM)
– Utilizado en Conjunción con el GPMC para
Localizar Direcciones de Errores de Datos de
Polinomios de Síndrome Generados Usando un
Algoritmo BCH
– Soporta Localización de Errores de 4, 8 y 16 bits por Bloque de 512 Bytes Basado en Algoritmos BCH
• Subsistema de Unidad de Tiempo Real Programable y Subsistema de Comunicación Industrial (PRU-ICSS)
– Soporta Protocolos como EtherCAT
®
PROFIBUS, PROFINET, EtherNet/IP™, y
Más
– Dos Unidades de Tiempo Real Programables (PRUs)
– Procesador RISC de Carga/Almacenamiento de 32 bits Capaz
de Ejecutarse a 200 MHz
– 8 KB de RAM de Instrucción con Detección de Error Único (Paridad)
– 8 KB de RAM de Datos con Detección de Error Único (Paridad)
– Multiplicador de 32 bits de Ciclo Único con Acumulador de 64 bits
– El Módulo GPIO Mejorado Proporciona Soporte de Entrada/Salida de Desplazamiento y Pestillo Paralelo en Señal Externa
– 12 KB de RAM Compartida con Detección de Error Único
(Paridad)
– Tres Bancos de Registros de 120 Bytes Accesibles por cada PRU
– Controlador de Interrupciones (INTC) para Manejo de Eventos de Entrada del Sistema
– Controla la Entrada y Salida de los Modos de Espera y Sueño Profundo
del PRU-ICSS
– Periféricos Dentro del PRU-ICSS:
– Un Puerto UART con Pines de Control de Flujo,
Soporta hasta 12 Mbps
– Un Módulo de Captura Mejorada (eCAP)
– Dos Puertos Ethernet MII que Soportan Ethernet Industrial, como EtherCAT
– Un Puerto MDIO
• Módulo de Gestión de Energía, Restablecimiento y Reloj (PRCM)
– Controla la Entrada y Salida de los Modos de Espera y Sueño Profundo
– Responsable de la Secuencia de Sueño, Secuencia de Apagado del Dominio de Energía, Secuencia de Despertar
y Secuencia de Encendido del Dominio de Energía
– Relojes
– Oscilador Integrado de Alta Frecuencia de 15 a 35 MHz Utilizado para Generar un Reloj de Referencia
para Varios Relojes del Sistema y Periféricos
– Soporta Control Individual de Habilitación y Deshabilitación de Reloj para Subsistemas y Periféricos para
Facilitar el Consumo de Energía Reducido
– Cinco ADPLL para Generar Relojes del Sistema
(Subsistema MPU, Interfaz DDR, USB y
Periféricos [MMC y SD, UART, SPI, I
2
C],
L3, L4, Ethernet, GFX [SGX530], Reloj de Píxeles LCD)
– Energía
– Dos Dominios de Energía No Conmutables (Reloj en Tiempo Real [RTC], Lógica de Despertar
[WAKEUP])
– Tres Dominios de Energía Conmutables (Subsistema MPU [MPU], SGX530 [GFX],
Periféricos e Infraestructura [PER])
– Implementa SmartReflex™ Clase 2B para Escalado de Voltaje del Núcleo Basado en Temperatura del Die,
Variación del Proceso y Rendimiento
(Escalado de Voltaje Adaptativo [AVS])
– Escalado Dinámico de Voltaje y Frecuencia (DVFS)
• Reloj en Tiempo Real (RTC)
– Información de Fecha y Hora en Tiempo Real (Día-Mes-Año-Día de la Semana) y Hora (Horas-Minutos-Segundos)
– Oscilador Interno de 32.768 kHz, Lógica RTC y LDO Interno de 1.1 V
– Entrada Independiente de Restablecimiento al Encendido
(RTC_PWRONRSTn)
– Pin de Entrada Dedicado (EXT_WAKEUP) para
Eventos de Despertar Externos
– Alarma Programable Puede Usarse para Generar
Interrupciones Internas al PRCM (para Despertar) o
al Cortex-A8 (para Notificación de Eventos)
– Alarma Programable Puede Usarse con • el IC de Gestión de Energía para Restaurar Dominios de Energía No RTC
• Periféricos
– Hasta Dos Puertos USB 2.0 de Alta Velocidad DRD (Dispositivo de Doble Rol) con PHY Integrado
– Hasta Dos MACs Ethernet Gigabit Industriales (10,
100, 1000 Mbps)
– Switch Integrado
– Cada MAC Soporta Interfaces MII, RMII, RGMII y MDIO
– Los MACs Ethernet y el Switch Pueden Operar
Independientemente de Otras Funciones
– Protocolo de Tiempo de Precisión IEEE 1588v1 (PTP)
– Hasta Dos Puertos CAN (Controller-Area Network)
– Soporta CAN Versión 2 Partes A y B
– Hasta Dos Puertos de Audio Serie Multicanal
(McASPs)
– Relojes de Transmisión y Recepción de hasta 50 MHz
– Hasta Cuatro Pines de Datos Serie por Puerto McASP
Con Relojes TX y RX Independientes
– Soporta Multiplexación por División de Tiempo (TDM),
Sonido Inter-IC (I2S) y Formatos Similares
– Soporta Transmisión de Interfaz de Audio Digital
(Formatos SPDIF, IEC60958-1 y AES-3)
– Buffers FIFO para Transmisión y Recepción (256
Bytes)
– Hasta Seis UARTs
– Todas las UARTs Soportan Modos IrDA y CIR
– Todas las UARTs Soportan Control de Flujo RTS y CTS
– UART1 Soporta Control de Módem Completo
– Hasta Dos Interfaces Serie McSPI Maestro y Esclavo
– Hasta Dos Selecciones de Chip
– Hasta 48 MHz
– Hasta Tres Puertos MMC, SD, SDIO
– Modos MMC, SD, SDIO de 1, 4 y 8 bits
– MMCSD0 Tiene un Riel de Energía Dedicado para Operación de 1.8
‑
V
o 3.3 V
– Hasta 48 MHz de Velocidad de Transferencia de Datos
– Soporta Detección de Tarjeta y Protección de Escritura
– Cumple con las Especificaciones MMC4.3, SD, SDIO 2.0
– Hasta Tres Interfaces Maestro y Esclavo I
2
C
– Modo Estándar (hasta 100 kHz)
– Modo Rápido (hasta 400 kHz)
– Hasta Cuatro Bancos de Pines de E/S de Propósito General
(GPIO)
– 32 Pines GPIO por Banco (Multiplexados con
Otros Pines Funcionales)
– Los Pines GPIO Pueden Usarse como Entradas de Interrupción
(hasta Dos Entradas de Interrupción por Banco)
– Hasta Tres Entradas de Eventos DMA Externos que también Pueden
Usarse como Entradas de Interrupción
– Ocho Temporizadores de Propósito General de 32 bits
– DMTIMER1 es un Temporizador de 1 ms Utilizado para
Ticks del Sistema Operativo (SO)
– DMTIMER4–DMTIMER7 Están Conectados Externamente
– Un Temporizador de Vigilancia
– Motor de Gráficos 3D SGX530
– Arquitectura Basada en Mosaicos que Entrega hasta 20
Millones de Polígonos por Segundo
– El Motor de Sombreado Escalable Universal (USSE) es
un Motor Multihilo que Incorpora Funcionalidad de Sombreado de Píxeles y Vértices
– Conjunto Avanzado de Características de Sombreado Superior a
Microsoft VS3.0, PS3.0 y OGL2.0
– Soporte de API Estándar de la Industria de Direct3D
Mobile, OGL-ES 1.1 y 2.0, y OpenMax
– Cambio de Tareas de Grano Fino, Balanceo de Carga y Gestión de Energía – Operación Avanzada de Geometría Basada en DMA
para Interacción Mínima con la CPU
Aplicaciones
• 
Periféricos de Juegos
• 
Automatización del Hogar e Industrial • Electrodomésticos Médicos de Consumo
• 
Impresoras
• 
Sistemas de Peaje Inteligente
• 
Máquinas Expendedoras Conectadas
• 
Básculas
• 
Consolas Educativas
• 
Juguetes Avanzados
Descripción
Los microprocesadores AM335x, basados en el procesador ARM Cortex-A8, se mejoran con opciones de imagen,
procesamiento gráfico, periféricos e interfaz industrial como EtherCAT y PROFIBUS. Los
dispositivos soportan sistemas operativos de alto nivel (HLOS). El SDK de Procesador Linux® y TI-RTOS están disponibles
gratuitamente de TI.
El microprocesador AM335x contiene los subsistemas que se muestran en el Diagrama de Bloques Funcionales y una breve
descripción de cada uno sigue:
El contiene los subsistemas que se muestran en el Diagrama de Bloques Funcionales y una breve descripción de cada uno
sigue:
El subsistema de unidad de microprocesador (MPU) se basa en el procesador ARM Cortex-A8 y el subsistema
acelerador de gráficos PowerVR SGX™ proporciona aceleración de gráficos 3D para soportar efectos de pantalla y juegos.
El PRU-ICSS está separado del núcleo ARM, permitiendo operación y reloj independiente para mayor
eficiencia y flexibilidad. El PRU-ICSS habilita interfaces de periféricos adicionales y protocolos en tiempo real
como EtherCAT, PROFINET, EtherNet/IP, PROFIBUS, Ethernet Powerlink, Sercos y otros.
Adicionalmente, la naturaleza programable del PRU-ICSS, junto con su acceso a pines, eventos y todos los
recursos del sistema en chip (SoC), proporciona flexibilidad para implementar respuestas rápidas en tiempo real, operaciones
de manejo de datos especializadas, interfaces de periféricos personalizadas y para descargar tareas de los otros núcleos

del procesador del SoC.


AM3352BZCZD60 TI Chips AM335x Sitara Processors 64KB de Memoria de Propósito General en Chip Controlador OCMC RAM
 AM3352BZCZD60 TI Chips AM335x Sitara Processors 64KB de Memoria de Propósito General en Chip Controlador OCMC RAM