Détails des produits

Maison Produits

Puces TI

AM3352BZCZD60 TI Chips AM335x Sitara Processors 64 Ko de mémoire sur puce à usage général contrôleur OCMC RAM

Toutes Les Catégories

Perles de lampe LED TSLC Semileds

Puce LED haute puissance

Contactez-nous

Miss. alice

sales_deng@163.com

+86 18802688921

Contact maintenant

Toutes Les Catégories

Perles de lampe LED TSLC Semileds

AM3352BZCZD60 TI Chips AM335x Sitara Processors 64 Ko de mémoire sur puce à usage général contrôleur OCMC RAM

Nom De La Marque:	TI Chips
Numéro De Modèle:	AM3352BZCZD60
Quantité Minimale De Commande:	2500
Détails De L'emballage:	2500 pièces/bobine
Conditions De Paiement:	T/T

Informations détaillées

Description du produit

Informations détaillées

Lieu d'origine:

Chine

Documents:

modèle:

AM3352BZCZD60

Nom du produit:

Puces TI

Taper:

CMS/CMS

Tension d'alimentation de fonctionnement:

1.1 V

Largeur du bus de données:

32 bits

Fréquence d'horloge maximale:

600 MHz

Capacité d'approvisionnement:

1000000

Mettre en évidence:

AM3352BZCZD60

AM3352BZCZD60 TI Chips

64 Ko de processeurs Sitara

Description du produit

Processeurs TI Chips AM3352BZCZD60 AM335x Sitara™ avec 64 Ko de RAM du contrôleur de mémoire sur puce (OCMC) à usage général

Caractéristiques

1 • Jusqu'à 1 GHz Sitara™ ARM® Cortex® -A8 32– Mode rapide (jusqu'à 400 kHz) bits

Processeur RISC

– Coprocesseur SIMD NEON™

– 32 Ko de cache d'instructions L1 et 32 Ko de cache de données

Avec détection d'erreur unique (parité)

– 256 Ko de cache L2 avec code de correction d'erreurs

(ECC)

– 176 Ko de ROM de démarrage sur puce

– 64 Ko de RAM dédiée

– Émulation et débogage - JTAG

– Contrôleur d'interruptions (jusqu'à 128 interruptions

requêtes)

• Mémoire sur puce (RAM L3 partagée)

– 64 Ko de mémoire sur puce à usage général

Contrôleur (OCMC) RAM

– Accessible à tous les maîtres

– Prend en charge la rétention pour un réveil rapide

• Interfaces mémoire externe (EMIF)

– mDDR(LPDDR), DDR2, DDR3, DDR3L

Contrôleur :

– mDDR : horloge de 200 MHz (débit de données de 400 MHz)

– DDR2 : horloge de 266 MHz (débit de données de 532 MHz)

– DDR3 : horloge de 400 MHz (débit de données de 800 MHz)

– DDR3L : horloge de 400 MHz (débit de données de 800 MHz)

débit)

– Bus de données 16 bits

– 1 Go d'espace adressable total

– Prend en charge une configuration mémoire x16 ou deux x8

Configurations

– Contrôleur de mémoire à usage général (GPMC)

– Interface mémoire asynchrone flexible 8 bits et 16 bits

Avec jusqu'à sept sélections de puce

(NAND, NOR, Muxed-NOR, SRAM)

– Utilise le code BCH pour prendre en charge 4, 8 ou 16 bits

ECC

– Utilise le code de Hamming pour prendre en charge 1 bit ECC

– Module de localisation d'erreurs (ELM)

– Utilisé en conjonction avec le GPMC pour

Localiser les adresses des erreurs de données à partir

Polynômes de syndrome générés à l'aide d'un

Algorithme BCH

– Prend en charge 4, 8 et 16 bits par bloc de 512 octets

Localisation d'erreurs basée sur les algorithmes BCH

• Sous-système d'unité temps réel programmable et

Sous-système de communication industrielle (PRU-ICSS)

– Prend en charge des protocoles tels que EtherCAT

®PROFIBUS, PROFINET, EtherNet/IP™, et

Plus

– Deux unités temps réel programmables (PRU)

– Processeur RISC 32 bits de chargement/stockage capable

de fonctionner à 200 MHz

– 8 Ko de RAM d'instructions avec détection d'erreur unique

(parité)

– Contrôleur d'interruptions (INTC) pour la gestion du système

(parité)

– Multiplicateur 32 bits en cycle unique avec accumulateur 64 bits

– Le module GPIO amélioré fournit un décalage

Entrée/sortie et verrouillage parallèle sur signal externe

– 12 Ko de RAM partagée avec détection d'erreur unique

(parité)

– Trois banques de registres de 120 octets accessibles par

chaque PRU

– Contrôleur d'interruptions (INTC) pour la gestion du système

Événements d'entrée

– Bus d'interconnexion local pour connecter les maîtres internes

et externes aux ressources à l'intérieur

du PRU-ICSS

– Périphériques à l'intérieur du PRU-ICSS :

– Un port UART avec broches de contrôle de flux,

prend en charge jusqu'à 12 Mbps

– Un module de capture amélioré (eCAP)

– Deux ports Ethernet MII qui prennent en charge Ethernet industriel,

tel qu'EtherCAT

– Un port MDIO

• Gestion de l'alimentation, de la réinitialisation et de l'horloge (PRCM)

Module

– Contrôle l'entrée et la sortie des modes veille et veille profonde

– Responsable de la séquence de veille, de l'extinction du domaine

d'alimentation, de la séquence de réveil

et de la séquence d'allumage du domaine d'alimentation

– Horloges

– Oscillateur intégré de 15 à 35 MHz à haute fréquence

Utilisé pour générer une horloge de référence

Pour diverses horloges système et périphériques

– Prend en charge l'activation et la désactivation individuelles de l'horloge

Pour les sous-systèmes et les périphériques afin de

Faciliter la réduction de la consommation d'énergie

– Cinq ADPLL pour générer les horloges système

(Sous-système MPU, interface DDR, USB et

Périphériques [MMC et SD, UART, SPI, I

C],

L3, L4, Ethernet, GFX [SGX530], horloge de pixel LCD)

– Alimentation

– Deux domaines d'alimentation non commutables (horloge temps réel

[RTC], logique de réveil Être également utilisées comme entrées d'interruption – Trois domaines d'alimentation commutables (sous-système MPU

[MPU], SGX530 [GFX],

Périphériques et infrastructure [PER])

– Implémente SmartReflex™ Classe 2B pour la mise à l'échelle

de la tension du cœur basée sur la température de la puce,

la variation du processus et les performances

(Mise à l'échelle de tension adaptative [AVS])

– Mise à l'échelle dynamique de la tension et de la fréquence (DVFS)

• Horloge temps réel (RTC)

– Date et heure temps réel (jour-mois-année-jour de la semaine)

et heure (heures-minutes-secondes)

– Oscillateur interne de 32,768 kHz, logique RTC et

LDO interne de 1,1 V

– Réinitialisation indépendante à la mise sous tension

(RTC_PWRONRSTn) Entrée

– Broche d'entrée dédiée (EXT_WAKEUP) pour

Événements de réveil externes

– Alarme programmable pouvant être utilisée pour générer

Des interruptions internes vers le PRCM (pour le réveil) ou

Cortex-A8 (pour la notification d'événements)

– L'alarme programmable peut être utilisée avec

Sortie externe (PMIC_POWER_EN) pour activer

le circuit intégré de gestion de l'alimentation pour restaurer les domaines d'alimentation non RTC

• Périphériques

– Jusqu'à deux ports USB 2.0 haut débit DRD (Dual-Role Device)

avec PHY intégré

– Jusqu'à deux MAC Ethernet Gigabit industriels (10,

100, 1000 Mbps)

– Commutateur intégré

– Chaque MAC prend en charge les interfaces MII, RMII, RGMII et

MDIO

– Les MAC Ethernet et le commutateur peuvent fonctionner

Indépendamment des autres fonctions

– Protocole de temps de précision IEEE 1588v1 (PTP)

– Jusqu'à deux ports CAN (Controller-Area Network)

– Prend en charge les versions CAN 2 parties A et B

– Jusqu'à deux ports McASP (Multichannel Audio Serial Port)

– Horloges d'émission et de réception jusqu'à 50 MHz

– Jusqu'à quatre broches de données série par port McASP

Avec horloges TX et RX indépendantes

– Prend en charge le multiplexage temporel (TDM),

Inter-IC Sound (I2S) et formats similaires

– Prend en charge la transmission d'interface audio numérique

(Formats SPDIF, IEC60958-1 et AES-3)

– Buffers FIFO pour la transmission et la réception (256

octets)

– Jusqu'à six UART

– Tous les UART prennent en charge les modes IrDA et CIR

– Tous les UART prennent en charge le contrôle de flux RTS et CTS

– UART1 prend en charge le contrôle de modem complet

– Jusqu'à deux interfaces série McSPI maître et esclave

– Jusqu'à deux sélections de puce

– Jusqu'à 48 MHz

– Jusqu'à trois ports MMC, SD, SDIO

– Modes MMC, SD, SDIO 1, 4 et 8 bits

– MMCSD0 a un rail d'alimentation dédié pour 1,8

‑

ou fonctionnement 3,3 V

– Jusqu'à 48 MHz de débit de transfert de données

– Prend en charge la détection de carte et la protection en écriture

– Conforme aux spécifications MMC4.3, SD, SDIO 2.0

Spécifications

– Jusqu'à trois interfaces maître et esclave I

– Mode standard (jusqu'à 100 kHz) – Mode rapide (jusqu'à 400 kHz) – Jusqu'à quatre banques de broches d'E/S à usage général

(GPIO)

– 32 broches GPIO par banque (multiplexées avec

d'autres broches fonctionnelles)

– Les broches GPIO peuvent être utilisées comme entrées d'interruption

(jusqu'à deux entrées d'interruption par banque)

– Jusqu'à trois entrées d'événements DMA externes pouvant Être également utilisées comme entrées d'interruption – Huit timers 32 bits à usage général

– DMTIMER1 est un timer de 1 ms utilisé pour

Ticks du système d'exploitation (OS)

– DMTIMER4-DMTIMER7 sont sortis sur broches

– Un timer de surveillance

– Moteur graphique 3D SGX530

– Architecture basée sur des tuiles offrant jusqu'à 20

Millions de polygones par seconde

– Le moteur de shaders évolutif universel (USSE) est

Un moteur multithread intégrant la fonctionnalité de shader de pixel et de vertex

– Ensemble de fonctionnalités de shader avancées dépassant

Microsoft VS3.0, PS3.0 et OGL2.0

– Prise en charge des API standard de l'industrie Direct3D

Mobile, OGL-ES 1.1 et 2.0, et OpenMax

– Commutation de tâches à grain fin, équilibrage de charge

et gestion de l'alimentation

– Fonctionnement avancé piloté par DMA de géométrie

pour une interaction minimale avec le CPU

Applications

•

Périphériques de jeu

•

Automatisation domestique et industrielle

•

Appareils médicaux grand public

•

Imprimantes

•

Systèmes de péage intelligents

•

Distributeurs automatiques connectés

d'accélérateur graphique PowerVR SGX™ fournit une accélération graphique 3D pour prendre en charge les effets d'affichage et de jeu. Balances

d'accélérateur graphique PowerVR SGX™ fournit une accélération graphique 3D pour prendre en charge les effets d'affichage et de jeu. Consoles éducatives

d'accélérateur graphique PowerVR SGX™ fournit une accélération graphique 3D pour prendre en charge les effets d'affichage et de jeu. Jouets avancés

d'accélérateur graphique PowerVR SGX™ fournit une accélération graphique 3D pour prendre en charge les effets d'affichage et de jeu. Les microprocesseurs AM335x, basés sur le processeur ARM Cortex-A8, sont améliorés avec des options d'image,

d'accélérateur graphique PowerVR SGX™ fournit une accélération graphique 3D pour prendre en charge les effets d'affichage et de jeu. appareils prennent en charge les systèmes d'exploitation de haut niveau (HLOS). Le SDK Processeur Linux® et TI-RTOS sont disponibles

d'accélérateur graphique PowerVR SGX™ fournit une accélération graphique 3D pour prendre en charge les effets d'affichage et de jeu. Le microprocesseur AM335x contient les sous-systèmes présentés dans le schéma fonctionnel et une brève

d'accélérateur graphique PowerVR SGX™ fournit une accélération graphique 3D pour prendre en charge les effets d'affichage et de jeu. Le contient les sous-systèmes présentés dans le schéma fonctionnel et une brève description de chacun

d'accélérateur graphique PowerVR SGX™ fournit une accélération graphique 3D pour prendre en charge les effets d'affichage et de jeu. Le sous-système de l'unité de microprocesseur (MPU) est basé sur le processeur ARM Cortex-A8 et le sous-système

d'accélérateur graphique PowerVR SGX™ fournit une accélération graphique 3D pour prendre en charge les effets d'affichage et de jeu. Le PRU-ICSS est séparé du cœur ARM, permettant un fonctionnement et une horloge indépendants pour une plus grande

efficacité et flexibilité. Le PRU-ICSS permet des interfaces périphériques supplémentaires et des protocoles temps réel

tels qu'EtherCAT, PROFINET, EtherNet/IP, PROFIBUS, Ethernet Powerlink, Sercos, et autres.

De plus, la nature programmable du PRU-ICSS, ainsi que son accès aux broches, aux événements et à toutes les

ressources du système sur puce (SoC), offre une flexibilité pour implémenter des réponses temps réel rapides, des opérations

de traitement de données spécialisées, des interfaces périphériques personnalisées, et pour décharger des tâches des autres

cœurs de processeur du SoC.

Schéma fonctionnel

Balises:

Amplificateur d'instrumentation à faible consommation d'énergie à entrée FET INA121U/2K5 TI Chips, courant de polarisation de 4pA

Obtenez le meilleur prix

PUCE LED OSRAM

Puce du Cree LED

Puces ST IC

Puces TI

Puce à LED Bridgelux

Puce Infineon

Puce LED LUMINUS

Perles de lampe de LED

Puces IC SAMSUNG

Puces microniques

Puces SK Hynix

Puce LED LumiLEDs

Puce LED SAMSUNG

Puce LED SEOUL

La puce LED NICHIA

Puces NeXperia

Puces ONsemi

Puces ADI

Perles de lampe LED TSLC Semileds

Puce LED haute puissance

PUCE LED OSRAM

Puce du Cree LED

Puces ST IC

Puces TI

Puce à LED Bridgelux

Puce Infineon

Puce LED LUMINUS

Perles de lampe de LED

Puces IC SAMSUNG

Puces microniques

Puces SK Hynix

Puce LED LumiLEDs

Puce LED SAMSUNG

Puce LED SEOUL

La puce LED NICHIA

Puces NeXperia

Puces ONsemi

Puces ADI

Perles de lampe LED TSLC Semileds

Puce LED haute puissance

Détails des produits

AM3352BZCZD60 TI Chips AM335x Sitara Processors 64 Ko de mémoire sur puce à usage général contrôleur OCMC RAM

PUCE LED OSRAM

Puce du Cree LED

Puces ST IC

Puces TI

Puce à LED Bridgelux

Puce Infineon

Puce LED LUMINUS

Perles de lampe de LED

Puces IC SAMSUNG

Puces microniques

Puces SK Hynix

Puce LED LumiLEDs

Puce LED SAMSUNG

Puce LED SEOUL

La puce LED NICHIA

Puces NeXperia

Puces ONsemi

Puces ADI

Perles de lampe LED TSLC Semileds

Puce LED haute puissance

PUCE LED OSRAM

Puce du Cree LED

Puces ST IC

Puces TI

Puce à LED Bridgelux

Puce Infineon

Puce LED LUMINUS

Perles de lampe de LED

Puces IC SAMSUNG

Puces microniques

Puces SK Hynix

Puce LED LumiLEDs

Puce LED SAMSUNG

Puce LED SEOUL

La puce LED NICHIA

Puces NeXperia

Puces ONsemi

Puces ADI