dettagli dei prodotti

Casa Prodotti

Chip TI

AM3352BZCZD60 TI Chips AM335x Sitara Processors 64KB di Memoria Generale On-Chip Controller OCMC RAM

Tutte le categorie

Chip LED ad alta potenza

Contattici

Miss. alice

sales_deng@163.com

+86 18802688921

Contatto ora

Tutte le categorie

AM3352BZCZD60 TI Chips AM335x Sitara Processors 64KB di Memoria Generale On-Chip Controller OCMC RAM

Marchio:	TI Chips
Numero di modello:	AM3352BZCZD60
MOQ:	2500
Dettagli dell'imballaggio:	2500 pezzi/bobina
Termini di pagamento:	T/T

Informazioni dettagliate

Descrizione del prodotto

Informazioni dettagliate

Luogo di origine:

Documento:

modello:

AM3352BZCZD60

Nome del prodotto:

Chip TI

Tipo:

SMD/SMT

Tensione di alimentazione operativa:

1.1 V

Larghezza del bus dati:

32 bit

Frequenza massima dell'orologio:

600 MHz

Capacità di alimentazione:

1000000

Evidenziare:

AM3352BZCZD60

AM3352BZCZD60 TI Chips

64KB Sitara Processors

Descrizione del prodotto

Chip TI AM3352BZCZD60 AM335x Processori SitaraTM 64KB di RAM Controller di memoria su chip (OCMC) per uso generale

Caratteristiche

1• Fino a 1 GHz SitaraTM ARM®Corteccia®- A8 32- E'un' altra cosa.Un po '.

Processore RISC

️ Coprocessore NEONTM SIMD

32KB di istruzione L1 e 32KB di cache dati

Con rilevamento dell'errore singolo (parità)

256KB di cache L2 con codice di correzione degli errori

(ECC)

176KB di ROM di avvio su chip

64KB di RAM dedicata

Emulazione e Debug - JTAG

Controller di interruzione (fino a 128 interruzioni)

Richieste)

• Memoria su chip (RAM L3 condivisa)

64KB di memoria su chip di uso generale

RAM del controller (OCMC)

¢ Accessibile a tutti i maestri

Supporta la conservazione per il rapido risveglio

• Interfacce di memoria esterna (EMIF)

¢ mDDR(LPDDR), DDR2, DDR3, DDR3L

Controller:

MDDR: clock a 200 MHz (data rate a 400 MHz)

DDR2: orologio a 266 MHz (tasso di trasmissione di dati a 532 MHz)

DDR3: orologio a 400 MHz (tasso di trasmissione a 800 MHz)

DDR3L: orologio a 400 MHz (dati a 800 MHz)

Tasso)

¢ Bus dati a 16 bit

1 GB di spazio totale indirizzabile

Supporta un dispositivo di memoria x16 o due x8

Configurazioni

Controller di memoria di uso generale (GPMC)

Flessibile asynchrono a 8 bit e 16 bit

Interfaccia di memoria con fino a sette chip

Selezioni (NAND, NOR, Muxed-NOR, SRAM)

Utilizzando il codice BCH per supportare 4-, 8- o 16-bit

ECC

Utilizzando il codice Hamming per supportare l'ECC a 1 bit

Modulo di localizzazione degli errori (ELM)

L'impiego del GPMC per

Trovare gli indirizzi degli errori dei dati da

Polinomi sindromici generati utilizzando un

Algoritmo BCH

Supporta 4-, 8- e 16-Bit per 512-Byte

Localizzazione dell'errore di blocco basata su BCH

Algorithmi

• Sottosistema di unità in tempo reale programmabile e

Sottosistema di comunicazione industriale (PRU-ICSS)

Supporta protocolli come EtherCAT®

PROFIBUS, PROFINET, EtherNet/IPTM e

Altro

2 unità programmabili in tempo reale (PRU)

Capacità di carico/memoria del processore RISC a 32 bit

di Funzionamento a 200 MHz

8KB di RAM di istruzioni con singolo errore

Determinazione (parità)

8KB di memoria RAM con rilevamento di errore singolo

(Parità)

¢ Multiplicatore a ciclo singolo a 32 bit con 64-bit

Accumulatore

Il modulo GPIO migliorato fornisce lo spostamento

Supporto in/out e chiusura parallela sul lato esterno

Segnale

12KB di RAM condivisa con errore singolo

Determinazione (parità)

¢ Tre banche di registri di 120 byte accessibili da:

Ogni PRU

Controller di interruzione (INTC) per il sistema di gestione

Eventi di input

L'autobus di interconnessione locale

e dei maestri esterni alle risorse interne

il PRU-ICSS

Perferei all'interno del PRU-ICSS:

¢ Una porta UART con pin di controllo del flusso,

Supporta fino a 12 Mbps

¢ Un modulo di cattura migliorata (eCAP)

Due porte Ethernet MII che supportano l'industria

Ethernet, come EtherCAT

¢ Una porta MDIO

• Power, Reset, and Clock Management (PRCM)

Modulo

Controlla l'ingresso e l'uscita di

Modi di sonno profondo

Responsabile della sequenza del sonno, potenza

Sequenzazione di spegnimento del dominio, sveglia

Sequenziamento e attivazione del dominio di potenza

Sequenziamento

Orologi

¢ Alta frequenza integrata da 15 a 35 MHz

Oscillatore utilizzato per generare un riferimento

Orologio per vari sistemi e periferiche

Orologi

Supporta l'attivazione e la disattivazione di orologi individuali

Controllo dei sottosistemi e dei periferici

Riduzione del consumo di energia

5 ADPLL per generare orologi di sistema

(sottosistema MPU, interfaccia DDR, USB e

Periferici [MMC e SD, UART, SPI, I2C],

L3, L4, Ethernet, GFX [SGX530], LCD Pixel

Orologio)

Potere

¢ due domini di potere non commutabili (reali-

Orologio [RTC], logica di risveglio

[Wakeup]

¢ Tre domini di potenza commutabili (MPU)

sottosistema [MPU], SGX530 [GFX],

Periferie e infrastrutture [PER])

Implementa SmartReflexTM Classe 2B per Core

Scalazione della tensione in base alla temperatura della stella,

Variazione dei processi e prestazioni

(Scalazione della tensione adattiva [AVS])

Scalazione dinamica della frequenza di tensione (DVFS)

• Orologio in tempo reale (RTC)

Date in tempo reale (giorno-mese-anno-giorno della settimana)

e Informazioni sull'ora (ore-minuti-secondi)

- Oscillatore interno a 32,768 kHz, RTC Logic e

1.1-V LDO interna

¢ Ripristino di corrente indipendente

(RTC_PWRONRSTn) Input

¢ Pin di input dedicato (EXT_WAKEUP) per

Eventi di sveglia esterna

L'allarme programmabile può essere utilizzato per generare

Interruzioni interne alla PRCM (per Wakeup) o

Cortex-A8 (per la notifica di eventi)

L'allarme programmabile può essere utilizzato con

Abilitazione dell'uscita esterna (PMIC_POWER_EN)

il circuito integrato di gestione dell'alimentazione per ripristinare il non-RTC

Domini di potenza

• Periferici

¢ Fino a due DRD ad alta velocità USB 2.0

Dispositivo di ruolo) Porte con PHY integrato

- fino a due MAC Gigabit Ethernet industriali (10,

100, 1000 Mbps)

¢ Interruttore integrato

Ogni MAC supporta MII, RMII, RGMII e

Interfacce MDIO

¢ Ethernet MAC e Switch possono funzionare

Indipendente da altre funzioni

¢ IEEE 1588v1 Protocollo di precisione del tempo (PTP)

¢ fino a due porte della rete di area di controllo (CAN)

Supporta CAN versione 2 parti A e B

¢ fino a due porte seriali audio multicanale

(McASP)

¢ Trasmettere e ricevere orologi fino a 50 MHz

Fino a quattro pin di dati seriali per porta McASP

Con orologi TX e RX indipendenti

Supporta il multiplexing in divisione temporale (TDM),

Inter-IC Sound (I2S) e formati simili

Supporta la trasmissione di interfaccia audio digitale

(formati SPDIF, IEC60958-1 e AES-3)

¢ Buffer FIFO per la trasmissione e la ricezione (256

Bytes)

Fino a sei UART

Tutti gli UART supportano le modalità IrDA e CIR

Tutti gli UART supportano il flusso RTS e CTS

Controllo

UART1 supporta il controllo completo del modem

Fino a due master e slave McSPI in serie

Interfacce

¢ fino a due selezioni di chip

Fino a 48 MHz

¢ fino a tre porte MMC, SD, SDIO

Moduli MMC, SD, SDIO a 1, 4 e 8 bit

Il MMCSD0 dispone di una Power Rail dedicata per 1.8- E'un' altra cosa.V.

o 3,3-V operazione

Rate di trasferimento dati fino a 48 MHz

Supporta il rilevamento delle carte e la protezione da scrittura

¢ Conforme alla MMC4.3SD, SDIO 2.0

Specificità

Fino a tre2C Interfacce master e slave

Modalità standard (fino a 100 kHz)

Modalità veloce (fino a 400 kHz)

¢ Fino a quattro banche di I/O di uso generale

(GPIO) Pins

32 GPIO Pins per banca (moltiplicato con

Altri pin funzionali)

¢ Gli pin GPIO possono essere utilizzati come ingressi di interruzione

(fino a due input interrotti per banca)

¢ Fino a tre ingressi di eventi DMA esterni che possono

Utilizzare anche come input di interruzione

8 temporizzatori a 32 bit

Il DMTIMER1 è un timer da 1 ms utilizzato per

Ticche del sistema operativo (SO)

¢ DMTIMER4 ¢ DMTIMER7 sono Pinned Out

Un cronometro per cani da guardia

- SGX530 3D Graphics Engine

Architettura basata sulle piastrelle

Milioni di poligoni al secondo

¢ Universal Scalable Shader Engine (USSE) è

un motore multithreaded con pixel

e funzionalità Vertex Shader

¢ Funzione Shader avanzata impostata in eccesso di

Microsoft VS3.0PS3.0, e OGL2.0

Supporto API standard dell'industria per Direct3D

Mobile, OGL-ES 1.1 e 2.0, e OpenMax

¢ Trasformazione di compiti, carico

Equilibrio e gestione dell'energia

L'operazione guidata dalla DMA per la geometria avanzata

per Interazione minima della CPU

Applicazioni

•Periferie per giochi

•Automatizzazione domestica e industriale

•Dispositivi medici di consumo

•Macchine per la stampa

•Sistemi di pedaggio intelligenti

•Macchine automatiche di vendita collegate

•Pesanti

•Console didattiche

•Giocattoli avanzati

Descrizione

I microprocessori AM335x, basati sul processore ARM Cortex-A8, sono potenziati con immagine,

L'obiettivo è quello di migliorare la qualità dei sistemi di gestione dei dati e di migliorare l'efficacia dei sistemi di gestione dei dati, in particolare per quanto riguarda l'elaborazione grafica, le periferiche e le opzioni di interfaccia industriale come EtherCAT e PROFIBUS.

I dispositivi supportano sistemi operativi di alto livello (HLOS).

gratuitamente da TI.

Il microprocessore AM335x contiene i sottosistemi indicati nel diagramma di blocco funzionale e una breve descrizione dei sistemi.

descrizione di ciascuno dei seguenti:

Il diagramma contiene i sottosistemi indicati nel diagramma di blocco funzionale e una breve descrizione di ciascuno di essi.

che segue:

Il sottosistema dell'unità microprocessore (MPU) è basato sul processore ARM Cortex-A8 e il PowerVR

Il sottosistema SGXTM Graphics Accelerator fornisce l'accelerazione grafica 3D per supportare la visualizzazione e i giochi

effetti.

Il PRU-ICSS è separato dal nucleo ARM, consentendo un funzionamento indipendente e un clocking per un maggior

Il PRU-ICSS consente interfacce periferiche aggiuntive e protocolli in tempo reale

come EtherCAT, PROFINET, EtherNet/IP, PROFIBUS, Ethernet Powerlink, Sercos e altri.

Inoltre, la natura programmabile del PRU-ICSS, insieme al suo accesso ai pin, agli eventi e a tutti gli

L'implementazione di sistemi di gestione dei dati (SoC) offre una maggiore flessibilità nell'implementazione di risposte veloci e in tempo reale.

le operazioni di gestione dei dati, le interfacce periferiche personalizzate e il discarico delle attività dall'altro processore

i nuclei di SoC.

Diagramma di blocchi funzionali

Tag:

CHIP LED OSRAM

Chip del Cree LED

Chip ST IC

Chip TI

Chip a LED Bridgelux

Chip Infineon

Chip LED LUMINUS

Perle della lampada del LED

Chip IC SAMSUNG

Chip micron

Chip SK Hynix

Chip LED LumiLED

Chip LED Samsung

Chip LED SEOUL

Chip LED NICHIA

NeXperia Chips

ONsemi Chips

Chip ADI

Perline LED TSLC Semileds

Chip LED ad alta potenza

CHIP LED OSRAM

Chip del Cree LED

Chip ST IC

Chip TI

Chip a LED Bridgelux

Chip Infineon

Chip LED LUMINUS

Perle della lampada del LED

Chip IC SAMSUNG

Chip micron

Chip SK Hynix

Chip LED LumiLED

Chip LED Samsung

Chip LED SEOUL

Chip LED NICHIA

NeXperia Chips

ONsemi Chips

Chip ADI

Perline LED TSLC Semileds

Chip LED ad alta potenza

dettagli dei prodotti

AM3352BZCZD60 TI Chips AM335x Sitara Processors 64KB di Memoria Generale On-Chip Controller OCMC RAM

CHIP LED OSRAM

Chip del Cree LED

Chip ST IC

Chip TI

Chip a LED Bridgelux

Chip Infineon

Chip LED LUMINUS

Perle della lampada del LED

Chip IC SAMSUNG

Chip micron

Chip SK Hynix

Chip LED LumiLED

Chip LED Samsung

Chip LED SEOUL

Chip LED NICHIA

NeXperia Chips

ONsemi Chips

Chip ADI

Perline LED TSLC Semileds

Chip LED ad alta potenza

CHIP LED OSRAM

Chip del Cree LED

Chip ST IC

Chip TI

Chip a LED Bridgelux

Chip Infineon

Chip LED LUMINUS

Perle della lampada del LED

Chip IC SAMSUNG

Chip micron

Chip SK Hynix

Chip LED LumiLED

Chip LED Samsung

Chip LED SEOUL

Chip LED NICHIA

NeXperia Chips

ONsemi Chips

Chip ADI