AM3352BZCZ60 TI Chips AM335x Sitara Procesor 1 GHz ARM Cortex A8 32 Bit RISC

Procesory TI AM3352BZCZ60 AM335x Sitara™ do 1 GHz Procesor RISC ARM® Cortex®-A8 32-bit

Funkcje
Do 1 GHz Procesor RISC ARM® Cortex®-A8 32-bit
Procesor RISC– Koprocesor SIMD NEON™– 32 KB pamięci podręcznej instrukcji L1 i 32 KB pamięci podręcznej danych L1
Z wykrywaniem pojedynczych błędów (parzystość)– 256 KB pamięci podręcznej L2 z kodem korekcji błędów
(ECC)– 176 KB wbudowanego ROM-u rozruchowego– 64 KB dedykowanej pamięci RAM– Emulacja i debugowanie JTAG– Kontroler przerwań (do 128 przerwań
Żądania)
Wbudowana pamięć (współdzielona pamięć RAM L3)– 64 KB ogólnego przeznaczenia wbudowanej pamięci
Kontroler (OCMC) RAM– Dostępny dla wszystkich mistrzów– Obsługuje retencję dla szybkiego wybudzenia
Zewnętrzne interfejsy pamięci (EMIF)– mDDR(LPDDR), DDR2, DDR3, DDR3L
Kontroler:– mDDR: zegar 200 MHz (szybkość transmisji danych 400 MHz)– DDR2: zegar 266 MHz (szybkość transmisji danych 532 MHz)– DDR3: zegar 400 MHz (szybkość transmisji danych 800 MHz)– DDR3L: zegar 400 MHz (szybkość transmisji danych 800 MHz
Szybkość transmisji danych)– 16-bitowa magistrala danych– 1 GB całkowitej przestrzeni adresowalnej– Obsługuje jedną konfigurację urządzenia pamięci x16 lub dwie x8
Konfiguracje– Ogólny kontroler pamięci (GPMC)– Elastyczny 8-bitowy i 16-bitowy asynchroniczny
Interfejs pamięci z maksymalnie siedmioma wybierakami układów
Wybieraki (NAND, NOR, Muxed-NOR, SRAM)– Używa kodu BCH do obsługi 4-, 8- lub 16-bitowego
ECC– Używa kodu Hamminga do obsługi 1-bitowego ECC– Moduł lokalizacji błędów (ELM)– Używany w połączeniu z GPMC do
Lokalizowania adresów błędów danych z
Wielomianów syndromowych generowanych przy użyciu
Algorytmu BCH– Obsługuje 4-, 8- i 16-bitowe na 512 bajtów
Lokalizacja błędów blokowych oparta na algorytmach BCH
Algorytmy
Programowalny podsystem jednostek czasu rzeczywistego i
Podsystem komunikacji przemysłowej (PRU-ICSS)– Obsługuje protokoły takie jak EtherCAT®,

PROFIBUS, PROFINET, EtherNet/IP™ i
Więcej– Dwie programowalne jednostki czasu rzeczywistego (PRU)– Procesor RISC 32-bitowy z możliwością ładowania/zapisu
Działający z częstotliwością 200 MHz– 8 KB pamięci RAM instrukcji z wykrywaniem pojedynczych błędów
(parzystość)– 8 KB pamięci RAM danych z wykrywaniem pojedynczych błędów
(parzystość)– Jednokrotny mnożnik 32-bitowy z 64-bitowym
Akumulator– Ulepszony moduł GPIO zapewnia obsługę przesunięcia
Wejście/wyjście i równoległe zatrzaski na zewnętrznym
Sygnał– 12 KB współdzielonej pamięci RAM z wykrywaniem pojedynczych błędów
(parzystość)– Trzy banki rejestrów po 120 bajtów dostępne dla
Każdego PRU– Kontroler przerwań (INTC) do obsługi systemowych
Zdarzenia wejściowe– Lokalna magistrala łącząca do podłączania wewnętrznych
I zewnętrznych mistrzów do zasobów wewnątrz
PRU-ICSS– Peryferia wewnątrz PRU-ICSS:– Jeden port UART z pinami sterowania przepływem,
Obsługuje do 12 Mbps– Jeden ulepszony moduł przechwytywania (eCAP)– Dwa porty Ethernet MII obsługujące Ethernet przemysłowy
Ethernet, taki jak EtherCAT– Jeden port MDIO
Moduł zarządzania zasilaniem, resetem i zegarem (PRCM)
Steruje wejściem i wyjściem z trybu czuwania i
Trybu głębokiego uśpienia– Odpowiedzialny za sekwencjonowanie uśpienia, zasilanie
Sekwencjonowanie wyłączania domen, wybudzanie
Sekwencjonowanie i sekwencjonowanie włączania domen zasilania
Zegary– Zintegrowany oscylator wysokiej częstotliwości 15-35 MHz
Używany do generowania zegara referencyjnego
Dla różnych zegarów systemowych i peryferyjnych
Obsługuje indywidualne włączanie i wyłączanie zegara
Sterowanie dla podsystemów i peryferiów w celu
Ułatwienia zmniejszenia zużycia energii– Pięć ADPLL do generowania zegarów systemowych
(Podsystem MPU, interfejs DDR, USB i

Peryferia [MMC i SD, UART, SPI, I2C],
L3, L4, Ethernet, GFX [SGX530], zegar pikseli LCD
Zegar)– Zasilanie– Dwie nieprzełączalne domeny zasilania (zegar czasu rzeczywistego [RTC], logika wybudzania
[WAKEUP])– Trzy przełączalne domeny zasilania (podsystem MPU [MPU], SGX530 [GFX],
Peryferia i infrastruktura [PER])– Implementuje SmartReflex™ Klasa 2B do skalowania napięcia rdzenia
W oparciu o temperaturę matrycy,
Zmienność procesu i wydajność
(Adaptacyjne skalowanie napięcia [AVS])– Dynamiczne skalowanie napięcia i częstotliwości (DVFS)
Zegar czasu rzeczywistego (RTC)
Informacje o dacie i czasie w czasie rzeczywistym (dzień-miesiąc-rok-dzień tygodnia)
i czas (godziny-minuty-sekundy)– Wewnętrzny oscylator 32,768 kHz, logika RTC i
Wewnętrzny LDO 1,1 V– Niezależny reset po włączeniu zasilania
(RTC_PWRONRSTn) Wejście– Dedykowane wejście (EXT_WAKEUP) dla
Zewnętrzne zdarzenia wybudzenia– Programowalny alarm może być używany do generowania
Wewnętrzne przerwania do PRCM (do wybudzenia) lub
Cortex-A8 (do powiadomienia o zdarzeniu)– Programowalny alarm może być używany z
Zewnętrzne wyjście (PMIC_POWER_EN) do włączenia
Układ zarządzania energią w celu przywrócenia zasilania nie-RTC
Domeny zasilania
Peryferia
Do dwóch portów USB 2.0 High-Speed DRD (Dual
Role Device) z zintegrowanym PHY– Do dwóch przemysłowych gigabitowych kontrolerów Ethernet MAC (10,
100, 1000 Mbps)– Zintegrowany przełącznik– Każdy MAC obsługuje interfejsy MII, RMII, RGMII i
MDIO– Kontrolery Ethernet MAC i przełącznik mogą działać
Niezależnie od innych funkcji– Protokół precyzyjnego czasu IEEE 1588v1 (PTP)– Do dwóch portów CAN (Controller-Area Network)– Obsługuje CAN w wersji 2 Część A i B– Do dwóch wielokanałowych portów szeregowych audio
(McASP)– Zegary nadawania i odbioru do 50 MHz– Do czterech pinów danych szeregowych na port McASP
Z niezależnymi zegarami TX i RX– Obsługuje multipleksowanie z podziałem czasu (TDM),
Inter-IC Sound (I2S) i podobne formaty

Obsługuje transmisję cyfrowego interfejsu audio
(Formaty SPDIF, IEC60958-1 i AES-3)– Bufory FIFO do nadawania i odbioru (256
Bajtów)– Do sześciu UART– Wszystkie UART obsługują tryby IrDA i CIR– Wszystkie UART obsługują sterowanie przepływem RTS i CTS
Kontrola– UART1 obsługuje pełne sterowanie modemem– Do dwóch interfejsów szeregowych SPI Master i Slave
Interfejsy– Do dwóch wybieraków układów– Do 48 MHz– Do trzech portów MMC, SD, SDIO– Tryby MMC, SD, SDIO 1-, 4- i 8-bitowe– MMCSD0ma dedykowaną szynę zasilania dla 1,8 V
Lub 3,3 V– Szybkość transmisji danych do 48 MHz– Obsługuje wykrywanie karty i ochronę przed zapisem– Zgodny ze specyfikacjami MMC4.3, SD, SDIO 2.0
Specyfikacje– Do trzech interfejsów I2C Master i Slave– Tryb standardowy (do 100 kHz)– Tryb szybki (do 400 kHz)– Do czterech banków pinów ogólnego przeznaczenia
(GPIO)– 32 piny GPIO na bank (multipleksowane z
Inne piny funkcyjne)– Piny GPIO mogą być używane jako wejścia przerwań
(do dwóch wejść przerwań na bank)– Do trzech zewnętrznych wejść zdarzeń DMA, które mogą
Być również używane jako wejścia przerwań– Osiem 32-bitowych timerów ogólnego przeznaczenia– DMTIMER1 to timer 1 ms używany do
Tykania systemu operacyjnego (OS)– DMTIMER4–DMTIMER7 są wyprowadzone– Jeden timer nadzorczy– Silnik grafiki 3D SGX530– Architektura oparta na kafelkach dostarczająca do 20
Milionów poligonów na sekundę– Uniwersalny skalowalny silnik shaderów (USSE) to
Silnik wielowątkowy integrujący funkcjonalność
Pixel i Vertex Shader– Zaawansowany zestaw funkcji shaderów przekraczający
Microsoft VS3.0, PS3.0 i OGL2.0– Obsługa standardowych interfejsów API branżowych Direct3D
Mobile, OGL-ES 1.1 i 2.0 oraz OpenMax– Drobnoziarniste przełączanie zadań, równoważenie obciążenia
I zarządzanie energią– Zaawansowana operacja DMA geometrii
Dla minimalnej interakcji z procesorem

Aplikacje
Peryferia do gier
Automatyka domowa i przemysłowa
Urządzenia medyczne dla konsumentów
Drukarki
Inteligentne systemy poboru opłat

Opis
Połączone automaty sprzedające
Wagi
Konsole edukacyjne
Zaawansowane zabawki
Mikroprocesory AM335x, oparte na procesorze ARM Cortex-A8, są wzbogacone o funkcje przetwarzania obrazu, grafiki, peryferia i opcje interfejsów przemysłowych, takie jak EtherCAT i PROFIBUS. Urządzenia obsługują systemy operacyjne wysokiego poziomu (HLOS). SDK Linux® i TI-RTOS są dostępne bezpłatnie od TI.
Mikroprocesor AM335x zawiera podsystemy pokazane na schemacie blokowym i krótki opis każdego z nich:
Zawiera podsystemy pokazane na schemacie blokowym i krótki opis każdego z nich:
Podsystem jednostki mikroprocesorowej (MPU) jest oparty na procesorze ARM Cortex-A8, a akcelerator grafiki PowerVR SGX™ zapewnia akcelerację grafiki 3D do obsługi efektów wyświetlania i gier.
PRU-ICSS jest oddzielony od rdzenia ARM, co pozwala na niezależne działanie i taktowanie dla większej wydajności i elastyczności. PRU-ICSS umożliwia dodatkowe interfejsy peryferyjne i protokoły czasu rzeczywistego, takie jak EtherCAT, PROFINET, EtherNet/IP, PROFIBUS, Ethernet Powerlink, Sercos i inne.
Dodatkowo, programowalna natura PRU-ICSS, wraz z dostępem do pinów, zdarzeń i wszystkich zasobów systemu na chipie (SoC), zapewnia elastyczność w implementacji szybkich reakcji w czasie rzeczywistym, specjalistycznych operacji przetwarzania danych, niestandardowych interfejsów peryferyjnych oraz w odciążaniu zadań od innych rdzeni procesorowych SoC.