TI Chips AM335x Sitara Procesador AM3352BZCZ60 1 GHz ARM Cortex A8 32 Bit RISC

TI Chips AM3352BZCZ60 AM335x Sitara™ Procesadores Hasta 1-GHz Sitara™ ARM® Cortex®-A8 32‑Bit RISC Processor

 Caracteristicas
• Hasta 1-GHz Sitara™ ARM® Cortex®-A8 32‑Bit
Procesador RISC– Coprocesador SIMD NEON™– Caché de Instrucción L1 de 32 KB y Caché de Datos de 32 KB
Con Detección de Errores Únicos (Paridad)– Caché L2 de 256 KB con Código de Corrección de Errores
(ECC)– ROM de Arranque en Chip de 176 KB– RAM en Chip Dedicada de 64 KB– Emulación y Depuración JTAG– Controlador de Interrupciones (hasta 128 Interrupciones
Solicitudes)
• Memoria en Chip (RAM L3 Compartida)– Controlador de Memoria en Chip de Propósito General (OCMC) RAM de 64 KB
– Accesible para Todos los Maestros– Soporta Retención para Despertar Rápido
• Interfaces de Memoria Externa (EMIF)
Controlador mDDR(LPDDR), DDR2, DDR3, DDR3L:– mDDR: Reloj de 200 MHz (Velocidad de Datos de 400 MHz)– DDR2: Reloj de 266 MHz (Velocidad de Datos de 532 MHz)– DDR3: Reloj de 400 MHz (Velocidad de Datos de 800 MHz)– DDR3L: Reloj de 400 MHz (Velocidad de Datos de 800 MHz)
– Bus de Datos de 16 bits– 1 GB de Espacio Direccionable Total– Soporta una Configuración de Dispositivo de Memoria x16 o Dos x8
Controlador de Memoria de Propósito General (GPMC)– Interfaz de Memoria Asíncrona Flexible de 8 y 16 bits con hasta Siete Chip
Selects (NAND, NOR, Muxed-NOR, SRAM)– Utiliza Código BCH para Soportar 4, 8 o 16 bits
ECC– Utiliza Código Hamming para Soportar ECC de 1 bit– Módulo Localizador de Errores (ELM)– Utilizado en Conjunción con el GPMC para
Localizar Direcciones de Errores de Datos de
Polinomios de Síndrome Generados Usando un
Algoritmo BCH– Soporta 4, 8 y 16 bits por 512 bytes
Localización de Errores Basada en Algoritmos
BCH
• Subsistema de Unidad Programable en Tiempo Real y
Subsistema de Comunicación Industrial (PRU-ICSS)– Soporta Protocolos como EtherCAT®,
PROFIBUS, PROFINET, EtherNet/IP™, y

Más– Dos Unidades Programables en Tiempo Real (PRUs)– Procesador RISC de Carga/Almacenamiento de 32 bits Capaz
de Ejecutarse a 200 MHz– 8 KB de RAM de Instrucciones con Detección de Errores Únicos (Paridad)
– 8 KB de RAM de Datos con Detección de Errores Únicos
(Paridad)– Multiplicador de 32 bits de Ciclo Único con Acumulador de 64 bits
– El Módulo GPIO Mejorado Proporciona Soporte de Desplazamiento
Entrada/Salida y Pestillo Paralelo en Señal Externa
– 12 KB de RAM Compartida con Detección de Errores Únicos (Paridad)
– Tres Bancos de Registros de 120 bytes Accesibles por
Cada PRU– Controlador de Interrupciones (INTC) para Manejar Eventos de Entrada del Sistema
– Bus de Interconexión Local para Conectar Maestros Internos y Externos a los Recursos Dentro de
el PRU-ICSS– Periféricos Dentro del PRU-ICSS:– Un Puerto UART con Pines de Control de Flujo,
Soporta hasta 12 Mbps– Un Módulo de Captura Mejorado (eCAP)– Dos Puertos Ethernet MII que Soportan Ethernet Industrial,
como EtherCAT– Un Puerto MDIO
• Gestión de Energía, Reinicio y Reloj (PRCM)
Módulo– Controla la Entrada y Salida de los Modos de Espera y
Sueño Profundo– Responsable de la Secuencia de Sueño, Apagado de Dominios de Energía
Secuencia, Despertar
Secuencia y Encendido de Dominios de Energía
Secuencia– Relojes– Oscilador Integrado de Alta Frecuencia de 15 a 35 MHz
Utilizado para Generar un Reloj de Referencia
para Varios Relojes del Sistema y Periféricos
– Soporta Habilitación y Deshabilitación Individual de Reloj
para Subsistemas y Periféricos para
Facilitar el Consumo de Energía Reducido– Cinco ADPLL para Generar Relojes del Sistema
(Subsistema MPU, Interfaz DDR, USB y
Periféricos [MMC y SD, UART, SPI, I2C],
L3, L4, Ethernet, GFX [SGX530], Reloj de Píxeles LCD)

– Energía– Dos Dominios de Energía No Conmutables (Reloj en Tiempo Real [RTC], Lógica de Despertar
[WAKEUP])– Tres Dominios de Energía Conmutables (Subsistema MPU [MPU], SGX530 [GFX],
Periféricos e Infraestructura [PER])– Implementa SmartReflex™ Clase 2B para Escalado de Voltaje del Núcleo
Basado en Temperatura del Die, Variación del Proceso y Rendimiento
(Escalado de Voltaje Adaptativo [AVS])– Escalado Dinámico de Voltaje y Frecuencia (DVFS)
• Reloj en Tiempo Real (RTC)
Fecha y Hora en Tiempo Real (Día-Mes-Año-Día de la Semana)
y Hora (Horas-Minutos-Segundos) Información– Oscilador Interno de 32.768 kHz, Lógica RTC y
LDO Interno de 1.1 V– Entrada Dedicada de Reinicio al Encender (RTC_PWRONRSTn)
Entrada– Pin de Entrada Dedicado (EXT_WAKEUP) para
Eventos de Despertar Externos– Alarma Programable Puede Usarse para Generar
Interrupciones Internas al PRCM (para Despertar) o
Cortex-A8 (para Notificación de Eventos)– Alarma Programable Puede Usarse con
Salida Externa (PMIC_POWER_EN) para Habilitar
el IC de Gestión de Energía para Restaurar Dominios de Energía No RTC
• Periféricos
Hasta Dos Puertos USB 2.0 de Alta Velocidad DRD (Dispositivo de Doble Rol) con PHY Integrado
Hasta Dos MAC Ethernet Gigabit Industriales (10,
100, 1000 Mbps)– Switch Integrado– Cada MAC Soporta Interfaces MII, RMII, RGMII y
MDIO– Los MAC Ethernet y el Switch Pueden Operar
Independientemente de Otras Funciones– Protocolo de Tiempo de Precisión IEEE 1588v1 (PTP)– Hasta Dos Puertos CAN (Controller-Area Network)
Soporta CAN Versión 2 Partes A y B– Hasta Dos Puertos de Audio Serial Multicanal
(McASPs)– Relojes de Transmisión y Recepción de hasta 50 MHz– Hasta Cuatro Pines de Datos Seriales por Puerto McASP
con Relojes TX y RX Independientes– Soporta Multiplexación por División de Tiempo (TDM),
Sonido Inter-IC (I2S) y Formatos Similares
– Soporta Transmisión de Interfaz de Audio Digital
(Formatos SPDIF, IEC60958-1 y AES-3)– Buffers FIFO para Transmisión y Recepción (256
Bytes)– Hasta Seis UARTs– Todas las UARTs Soportan Modos IrDA y CIR– Todas las UARTs Soportan Control de Flujo RTS y CTS

– UART1 Soporta Control de Módem Completo– Hasta Dos Interfaces Seriales McSPI Maestro y Esclavo
– Hasta Dos Selecciones de Chip
Hasta 48 MHz– Hasta Tres Puertos MMC, SD, SDIO– Modos MMC, SD, SDIO de 1, 4 y 8 bits– MMCSD0 tiene un Riel de Energía Dedicado para Operación de 1.8 V
o 3.3 V– Hasta 48 MHz de Velocidad de Transferencia de Datos– Soporta Detección de Tarjeta y Protección de Escritura– Cumple con las Especificaciones MMC4.3, SD, SDIO 2.0
Hasta Tres Interfaces Maestro y Esclavo I2C– Modo Estándar (hasta 100 kHz)– Modo Rápido (hasta 400 kHz)
Hasta Cuatro Bancos de Pines de Entrada/Salida de Propósito General
(GPIO)– 32 Pines GPIO por Banco (Multiplexados con
Otros Pines Funcionales)– Los Pines GPIO Pueden Usarse como Entradas de Interrupción
(Hasta Dos Entradas de Interrupción por Banco)– Hasta Tres Entradas de Eventos DMA Externos que también
Pueden Usarse como Entradas de Interrupción– Ocho Temporizadores de Propósito General de 32 bits– DMTIMER1 es un Temporizador de 1 ms Utilizado para
Ticks del Sistema Operativo (OS)– DMTIMER4–DMTIMER7 Están Conectados Externamente
Un Temporizador de Vigilancia– Motor de Gráficos 3D SGX530– Arquitectura Basada en Tiles que Entrega hasta 20
Millones de Polígonos por Segundo– El Motor de Shaders Escalable Universal (USSE) es
un Motor Multihilo que Incorpora Funcionalidad de Shaders de Píxeles
y Vértices– Conjunto de Características de Shaders Avanzados que Supera
Microsoft VS3.0, PS3.0 y OGL2.0– Soporte de API Estándar de la Industria de Direct3D
Mobile, OGL-ES 1.1 y 2.0, y OpenMax– Cambio de Tareas de Grano Fino, Balanceo de Carga
y Gestión de Energía– Operación Avanzada Basada en DMA de Geometría
para Interacción Mínima con la CPU

Aplicaciones
• Periféricos de Juegos
• Automatización del Hogar e Industrial
• Electrodomésticos Médicos de Consumo
• Impresoras
• Sistemas de Peaje Inteligente

Descripción
• Máquinas Expendedoras Conectadas
• Básculas
• Consolas Educativas
• Juguetes Avanzados
Los microprocesadores AM335x, basados en el procesador ARM Cortex-A8, se mejoran con opciones de imagen,
procesamiento gráfico, periféricos e interfaces industriales como EtherCAT y PROFIBUS. Los
dispositivos soportan sistemas operativos de alto nivel (HLOS). El SDK de Procesador Linux® y TI-RTOS están disponibles
gratuitamente en TI.
El microprocesador AM335x contiene los subsistemas que se muestran en el Diagrama de Bloques Funcionales y una breve
descripción de cada uno es la siguiente:
El contiene los subsistemas que se muestran en el Diagrama de Bloques Funcionales y una breve descripción de cada uno
es la siguiente:
El subsistema de unidad de microprocesador (MPU) se basa en el procesador ARM Cortex-A8 y el subsistema de
Acelerador Gráfico PowerVR SGX™ proporciona aceleración gráfica 3D para soportar efectos de pantalla y juegos.
El PRU-ICSS está separado del núcleo ARM, permitiendo operación y reloj independientes para mayor
eficiencia y flexibilidad. El PRU-ICSS habilita interfaces de periféricos adicionales y protocolos en tiempo real
como EtherCAT, PROFINET, EtherNet/IP, PROFIBUS, Ethernet Powerlink, Sercos y otros.
Adicionalmente, la naturaleza programable del PRU-ICSS, junto con su acceso a pines, eventos y todos los
recursos del sistema en chip (SoC), proporciona flexibilidad para implementar respuestas rápidas en tiempo real, operaciones
de manejo de datos especializadas, interfaces de periféricos personalizadas y para descargar tareas de los otros núcleos
de procesador del SoC.