Processore TI Chips AM335x Sitara AM3352BZCZ60 ARM Cortex A8 RISC a 32 bit da 1 GHz

Chips TI AM3352BZCZ60 AM335x SitaraTM Processori fino a 1 GHz SitaraTM ARM® Cortex®-A8 32 bit RISC Processore

Caratteristiche
• Fino a 1 GHz SitaraTM ARM® Cortex®-A8 32 bit
RISC Processor NeontMSIMDCoprocessor 32KB di istruzione L1 e 32KB di cache dati
Con rilevamento dell'errore singolo (parità) 256KB di cache L2 con codice di correzione degli errori
(ECC) ¢ 176KB di ROM di avvio su chip ¢ 64KB di RAM dedicata ¢ Emulazione e debug- JTAG ¢ Interrupt Controller (fino a 128 Interrupt)
Richieste)
• Memoria su chip (RAM L3 condivisa) ¢ 64KB di memoria su chip di uso generale
Controller (OCMC) RAM – Accessibile a tutti i master – Supporta la conservazione per il rapido risveglio
• Interfacce di memoria esterne (EMIF) mDDR(LPDDR), DDR2, DDR3, DDR3L
Controller:?? mDDR: 200-MHz Clock (400-MHz Data Rate) DDR2: 266-MHz Clock (532-MHz Data Rate) DDR3: 400-MHz Clock (800-MHz Data Rate) DDR3L: 400-MHz Clock (800-MHz Data Rate)
Tasso) 16 bit Data Bus 1 GB di spazio totale indirizzabile Supporta un dispositivo di memoria x16 o due x8
Configurazioni Controller di memoria a uso generale (GPMC) Flessibile a 8 bit e 16 bit asincrono
Interfaccia di memoria con fino a sette chip
Seleziona (NAND, NOR, Muxed-NOR, SRAM) Use BCH Code per supportare 4-, 8- o 16-bit
L'ECC utilizza il codice Hamming per supportare il modulo di localizzazione degli errori (ELM) utilizzato in combinazione con il GPMC per
Trovare gli indirizzi degli errori dei dati da
Polinomi sindromici generati utilizzando un
BCH Algorithm Supporta 4-, 8- e 16-Bit per 512-Byte
Localizzazione dell'errore di blocco basata su BCH
Algorithmi
• Sottosistema di unità in tempo reale programmabile e
Sottosistema di comunicazione industriale (PRU-ICSS) Supporta protocolli quali EtherCAT®,

PROFIBUS, PROFINET, EtherNet/IPTM e
Più Two Programmable Real-Time Units (PRUs) 32-bit Load/Store RISC Processor Capace
di funzionamento a 200 MHz 8KB di RAM di istruzioni con singolo errore
Detezione (parità) 8KB di RAM dati con rilevamento di errore singolo
(Parità) ¢ Multiplicatore a ciclo singolo a 32 bit con 64-bit
Accumulatore  Modulo GPIO avanzato
Supporto in/out e chiusura parallela sul lato esterno
Segnale 12KB di RAM condivisa con singolo errore
Detezione (parità) ¢ Tre banche di registri di 120 byte accessibili da:
ciascun controllore di interruzione (INTC) per il sistema di movimentazione
Eventi di input  Bus di interconnessione locale per la connessione interna
e dei maestri esterni alle risorse interne
i periferici PRU-ICSS ▌ all'interno del PRU-ICSS: ▌ OneUARTPort con pin di controllo del flusso,
Supporta fino a 12 Mbps OneEnhanced Capture (eCAP) Modulo Due porte Ethernet MII che supportano Industrial
Ethernet, come la porta EtherCAT-OneMDIO
• Power, Reset, and Clock Management (PRCM)
Modulo Controlla l'ingresso e l'uscita di stand-by e
Moduli di sonno profondo? Responsabile della sequenza del sonno, potenza
Sequenzazione di spegnimento del dominio, sveglia
Sequenziamento e attivazione del dominio di potenza
Sequenziamento Orologi Alta frequenza integrata da 15 a 35 MHz
Oscillatore utilizzato per generare un riferimento
Orologio per vari sistemi e periferiche
Orologi Supporta l'attivazione e la disattivazione di orologi individuali
Controllo dei sottosistemi e dei periferici
Facilitare la riduzione del consumo di energia – Cinque ADPLL per generare orologi di sistema
(sottosistema MPU, interfaccia DDR, USB e

Periferie [MMC e SD, UART, SPI, I2C],
L3, L4, Ethernet, GFX [SGX530], LCD Pixel
Orologio) √ Potenza √ Due domini di potenza non commutabili (reali)
Orologio [RTC], logica di risveglio
[WAKEUP]) ¢ Tre domini di potenza commutabili (MPU)
sottosistema [MPU], SGX530 [GFX],
Periferie e infrastrutture [PER]) Implementa SmartReflexTM Classe 2B per Core
Scalazione della tensione in base alla temperatura della stella,
Variazione dei processi e prestazioni
(Adaptive Voltage Scaling [AVS]) Dynamic Voltage Frequency Scaling (DVFS)
• Orologio in tempo reale (RTC) DATA in tempo reale (giorno-mese-anno-giorno della settimana)
e Informazioni di orario (ore-minuti-secondi) Oscillatore interno a 32,768 kHz, RTC Logic e
1.1-V LDO interno ◄ Sistema indipendente di ripristino dell'alimentazione
(RTC_PWRONRSTn) Input Dedicated Input Pin (EXT_WAKEUP) per
Eventi di sveglia esteriori ̇ L'allarme programmabile può essere utilizzato per generare
Interruzioni interne alla PRCM (per Wakeup) o
Cortex-A8 (per la notifica degli eventi)
Abilitazione dell'uscita esterna (PMIC_POWER_EN)
il circuito integrato di gestione dell'alimentazione per ripristinare il non-RTC
Domini di potenza
• Periferiche – fino a due DRD USB 2.0 ad alta velocità (dual
Dispositivo di ruolo) porte con PHY integrato fino a due MAC Gigabit Ethernet industriali (10,
100, 1000 Mbps) ✓ Switch integrato ✓ Ogni MAC supporta MII, RMII, RGMII e
Interfacce MDIO Ethernet MAC e Switch possono funzionare
Indipendente da altre funzioni IEEE 1588v1 Precision Time Protocol (PTP) Fino a due porte di rete di area di controllo (CAN) Supporta CAN versione 2 parti A e B Fino a due porte seriali audio multicanale
(McASP)  Trasmettere e ricevere orologi fino a 50 MHz  Fino a quattro pin di dati seriali per porta McASP
Con orologi TX e RX indipendenti, supporta la divisione temporale multiplexata (TDM).
Inter-IC Sound (I2S) e formati simili

Supporta la trasmissione di interfaccia audio digitale
(formati SPDIF, IEC60958-1 e AES-3) FIFO buffer per trasmissione e ricezione (256
Bytes)  Fino a sei UART  Tutte le UART supportano le modalità IrDA e CIR  Tutte le UART supportano il flusso RTS e CTS
Controllo UART1 Supporta il controllo completo del modem Fino a due master e slave McSPI Serial
Interfacce – fino a due selezioni di chip – fino a 48 MHz – fino a tre porte MMC, SD, SDIO – modalità MMC, SD, SDIO da 1, 4 e 8 bit – MMCSD0 ha un Power Rail dedicato per 1,8 V
o 3.3-V Operation  Fino a 48-MHz Data Transfer Rate  Supporta card Detect and Write Protect  è conforme a MMC4.3SD, SDIO 2.0
Specifiche – Fino a tre interfacce master e slave I2C – Modalità standard (fino a 100 kHz) – Modalità veloce (fino a 400 kHz) – Fino a quattro banche di I/O di uso generale
(GPIO) Pins 32GPIO Pins per banca (moltiplicato con
Altri pin funzionali) √ Pini GPIO possono essere utilizzati come input di interruzione
(fino a due ingressi di interruzione per banca)
Può anche essere utilizzato come input di interruzione ̇ Otto timer a 32 bit di uso generale ̇ DMTIMER1 è un timer da 1 ms utilizzato per
Sistema operativo (OS) Ticks DMTIMER4 DMTIMER7 sono Pinned Out OneWatchdog Timer SGX530 3D Graphics Engine Architettura basata su tile
Milioni di poligoni al secondo Universal Scalable Shader Engine (USSE) è
un motore multithreaded con pixel
e Vertex Shader Functionality
Microsoft VS3.0PS3.0, e OGL2.0 Supporto API standard dell'industria di Direct3D
Mobile, OGL-ES 1.1 e 2.0, e OpenMax Fine-Grained Task Switching, Load
Bilanciamento e gestione dell'alimentazione ̇ Advanced Geometry DMA-Driven Operation
per Interazione minima della CPU

Applicazioni
• Periferie per giochi
• Automazione domestica e industriale
• Apparecchi medici di consumo
• Stampe
• Sistema di pedaggio intelligente

Descrizione
• Macchine automatiche
• Pesare sulla bilancia
• Console didattiche
• Giocattoli avanzati
I microprocessori AM335x, basati sul processore ARM Cortex-A8, sono potenziati con immagine,
L'obiettivo è quello di migliorare la qualità dei sistemi di gestione dei dati e di migliorare l'efficacia dei sistemi di gestione dei dati, in particolare per quanto riguarda l'elaborazione grafica, le periferiche e le opzioni di interfaccia industriale come EtherCAT e PROFIBUS.
I dispositivi supportano sistemi operativi di alto livello (HLOS).
gratuitamente da TI.
Il microprocessore AM335x contiene i sottosistemi indicati nel diagramma di blocco funzionale e una breve descrizione dei sistemi.
descrizione di ciascuno dei seguenti:
Il diagramma contiene i sottosistemi indicati nel diagramma di blocco funzionale e una breve descrizione di ciascuno di essi.
che segue:
Il sottosistema dell'unità microprocessore (MPU) è basato sul processore ARM Cortex-A8 e il PowerVR
Il sottosistema SGXTM Graphics Accelerator fornisce l'accelerazione grafica 3D per supportare la visualizzazione e i giochi
effetti.
Il PRU-ICSS è separato dal nucleo ARM, consentendo un funzionamento indipendente e un clocking per un maggior
Il PRU-ICSS consente interfacce periferiche aggiuntive e protocolli in tempo reale
come EtherCAT, PROFINET, EtherNet/IP, PROFIBUS, Ethernet Powerlink, Sercos e altri.
Inoltre, la natura programmabile del PRU-ICSS, insieme al suo accesso ai pin, agli eventi e a tutti gli
L'implementazione di sistemi di gestione dei dati (SoC) offre una maggiore flessibilità nell'implementazione di risposte veloci e in tempo reale.
le operazioni di gestione dei dati, le interfacce periferiche personalizzate e il discarico delle attività dall'altro processore
i nuclei di SoC.