TI 칩 OPA657N/250 OPA657 1.6-GHz, 저잡음, FET 입력 연산 증폭기
특징
높은 이득 대역폭 곱: 1.6 GHz
높은 대역폭 275 MHz (G = 10)
슬루율 700 V/μs (G = 10, 1-V 스텝)
개선된 DC 사양의 고등급으로 제공
작동 온도 범위: −40°C ~ 85°C
낮은 입력 오프셋 전압: ±250 μV
낮은 입력 바이어스 전류: 2 pA
낮은 입력 전압 잡음: 4.8 nV/√Hz
높은 출력 전류: 70 mA
빠른 과도 복구
응용 분야
광대역 포토다이오드 증폭기
웨이퍼 스캐닝 장비
ADC 입력 증폭기
테스트 및 측정 프론트 엔드
고이득 정밀 증폭기
광 시간 영역 반사계 (OTDR)
설명
OPA657 장치는 고이득 대역폭, 저왜곡, 전압 피드백 연산 증폭기와 저전압 잡음 JFET 입력단을 결합하여 고정밀 ADC(아날로그-디지털 변환기) 구동 또는 광대역 트랜스임피던스 응용 분야에 매우 높은 동적 범위 증폭기를 제공합니다. 이 보상되지 않은 고이득 대역폭 증폭기를 사용하면 포토다이오드 응용 분야에서 잡음과 대역폭이 개선됩니다.
OPA657 단일 이득단에서 매우 낮은 레벨의 신호를 탁월한 대역폭과 정확도로 크게 증폭할 수 있습니다. 높은 1.6-GHz 이득 대역폭 곱은 160 V/V (44 dB)의 이득까지 10-MHz 이상의 신호 대역폭을 제공합니다. 매우 낮은 입력 바이어스 전류와 커패시턴스는 상대적으로 높은 소스 임피던스에서도 이러한 성능을 지원합니다.
광대역 포토디텍터 응용 분야는 OPA657의 저전압 잡음 JFET 입력으로부터 이점을 얻습니다. JFET 입력은 거의 전류 잡음을 발생시키지 않으며, 광대역 응용 분야에서는 낮은 전압 잡음도 필요합니다. 낮은 4.8 nV/√Hz 입력 전압 잡음은 더 높은 대역폭 응용 분야에 탁월한 입력 감도를 제공합니다. 아래 예시는 10-MHz 대역폭에서 총 등가 입력 전류 잡음이 1.8 pA/√Hz임을 보여줍니다.