logo
Buen precio  En línea

Detalles de los productos

Created with Pixso. Hogar Created with Pixso. Productos Created with Pixso.
chips TI
Created with Pixso.

AM3352BZCZA60 TI Chips AM335x Sitara Processors Controlador de Memoria de Propósito General GPMC

AM3352BZCZA60 TI Chips AM335x Sitara Processors Controlador de Memoria de Propósito General GPMC

Nombre De La Marca: TI Chips
Número De Modelo: AM3352BZCZA60
Cantidad Mínima De Pedido: 500
Detalles De Embalaje: 500pcs/reel
Condiciones De Pago: T/T
Información detallada
Lugar de origen:
China
Documento:
modelo:
AM3352BZCZA60
Nombre del producto:
chips TI
Ancho del bus de datos:
32 bits
Frecuencia máxima de reloj:
600MHz
Voltaje de la fuente de alimentación operativa:
1.1 V
Tipo:
SMD/SMT
Capacidad de la fuente:
1000000
Resaltar:

AM3352BZCZA60

,

AM3352BZCZA60 TI Chips

,

Controlador de Memoria de Propósito General

Descripción del Producto

Chips TI AM3352BZCZA60 AM335x Procesadores Sitara TM Controlador de memoria de propósito general (GPMC)


Características
• Hasta 1 GHz de SitaraTM ARM®La corteza®- A8 32- ¿ Por qué?Un poco
Procesador RISC
¢ Coprocesador SIMD de NEONTM
32 KB de instrucción L1 y 32 KB de caché de datos
Con detección de un solo error (paridad)
256KB de caché L2 con código de corrección de errores
(ECC)
176KB de ROM de arranque en el chip
64KB de memoria RAM dedicada
Emulación y depuración - JTAG
Control de interrupción (hasta 128 interrupciones)
Las solicitudes)
• Memoria en el chip (RAM L3 compartida)
64KB de memoria general en el chip
RAM del controlador (OCMC)
Accesible para todos los maestros
Apoya la retención para el despertar rápido
• Interfaces de memoria externa (EMIF)
¢ mDDR(LPDDR), DDR2, DDR3, DDR3L
El controlador:
¢ mDDR: reloj de 200 MHz (tasa de datos de 400 MHz)
DDR2: Reloj de 266 MHz (tasa de datos de 532 MHz)
DDR3: Reloj de 400 MHz (tasa de datos de 800 MHz)
DDR3L: Reloj de 400 MHz (datos de 800 MHz)
Tasa)
Bus de datos de 16 bits
1 GB de espacio total direccionable
Apoya un dispositivo de memoria x16 o dos x8
Configuraciones
Control de memoria de uso general (GPMC)
Flexible de 8 bits y de 16 bits asíncrono
Interfaz de memoria con hasta siete chips
Selecciones (NAND, NOR, Muxed-NOR, SRAM)
Utiliza código BCH para soportar 4-, 8- o 16-bit
C.C.C.
Utiliza código Hamming para soportar ECC de 1 bit
El módulo de localización de errores (ELM)
Se utiliza junto con el GPMC para
Localizar las direcciones de errores de datos de
Los polinomios de síndrome generados usando un
El algoritmo de BCH
Soporta 4 bits, 8 bits y 16 bits por 512 bytes
Ubicación del error del bloque basado en BCH
Los algoritmos
• Subsistema de unidades en tiempo real programable y
Subsistema de comunicaciones industriales (PRU-ICSS)
Apoya protocolos como EtherCAT®,
PROFIBUS, PROFINET, EtherNet/IPTM y
Más.
¢ Dos unidades programables en tiempo real (UPR)
Procesador RISC de carga/almacenamiento de 32 bits
de Funcionamiento a 200 MHz
8KB de RAM de instrucciones con un solo error
Detección (paridad)
8KB de memoria RAM con detección de error único
(Paridad)
Multiplicador de 32 bits de ciclo único con 64 bits
Acumulador
El módulo GPIO mejorado proporciona el cambio
Apoyo de entrada/salida y cierre paralelo en el exterior
Señales
12KB de RAM compartida con error único
Detección (paridad)
¢ Tres bancos de registros de 120 bytes a los que puede acceder
Cada unidad de investigación
Control de interrupción (INTC) para el sistema de manipulación
Eventos de entrada
Bus de interconexión local para conexión interna
y Maestros Externos de los Recursos Internos
el PRU-ICSS
¢ Periféricos dentro del PRU-ICSS:
Un puerto UART con pines de control de flujo,
Soporta hasta 12 Mbps
¢ Un módulo de captura mejorada (eCAP)
Dos puertos Ethernet MII que soportan el industrial
Ethernet, como por ejemplo EtherCAT
Un puerto MDIO
• Gestión de energía, restablecimiento y reloj (PRCM)
Módulo
Control de la entrada y salida de los equipos de espera y
Modos de sueño profundo
Responsable de la secuenciación del sueño, poder
Secuenciación de desactivación de dominio, despertar
Secuenciación y puesta en marcha del dominio de potencia
Secuenciación
Relojes
¢ Alta frecuencia integrada de 15 a 35 MHz
Oscilador utilizado para generar una referencia
Reloj para diversos sistemas y periféricos
Los relojes
Apoya activar y desactivar el reloj individual
Control de los subsistemas y periféricos
Facilitar la reducción del consumo de energía
5 ADPLL para generar relojes del sistema
(Subsistema MPU, Interfaz DDR, USB y
Periféricos [MMC y SD, UART, SPI, I2C],
L3, L4, Ethernet, GFX [SGX530], Píxeles LCD
Reloj)
El poder
Dos dominios de poder no intercambiables (real)
Reloj de Tiempo [RTC], Lógico de Despertar
¿Qué es esto?
¢ Tres dominios de potencia conmutables (MPU)
el subsistema [MPU], SGX530 [GFX],
Periféricos e infraestructuras [PER])
Implementa SmartReflex TM Clase 2B para el núcleo
Escalamiento de voltaje basado en la temperatura de la matriz,
Variación del proceso y rendimiento
(Scalación de voltaje adaptativo [AVS])
 Escala de frecuencia de tensión dinámica (DVFS)
• Reloj en tiempo real (RTC)
Fecha en tiempo real (día-mes-año-día de la semana)
Información sobre el tiempo (horas-minutos-segundos)
- Oscilador interno de 32,768 kHz, RTC Logic y
1.1-V ODL interna
¢ Reinicio de energía independiente
(RTC_PWRONRSTn) Entrada
¢ Pin de entrada dedicado (EXT_WAKEUP) para
Eventos de despertar externos
Se puede generar una alarma programable
Interrupciones internas del PRCM (para el despertar) o
Cortex-A8 (para notificación de eventos)
Se puede utilizar con alarma programable
Se habilitará la salida externa (PMIC_POWER_EN)
el circuito integrado de gestión de energía para restablecer el no RTC
Dominios de poder
• Periféricos
Dispositivo de función) Puertos con PHY integrado
¢ Hasta dos MAC Gigabit Ethernet industriales (10,
100, 1000 Mbps)
¢ Interruptor integrado
Cada MAC admite MII, RMII, RGMII y
Interfaces MDIO
Los MAC Ethernet y el Switch pueden funcionar
Independiente de otras funciones
¢ Protocolo de tiempo de precisión (PTP) IEEE 1588v1
¢ Hasta dos puertos de la red de área de control (CAN)
Apoya las partes A y B de la versión 2 de CAN
¢ Hasta dos puertos serie de audio multicanal
- ¿ Qué es eso?
Reloj de transmisión y recepción de hasta 50 MHz
¢ Hasta cuatro pines de datos en serie por puerto McASP
Con relojes independientes TX y RX
Apoya el multiplexado por división de tiempo (TDM),
Sonido inter-IC (I2S) y formatos similares
 
Aplicaciones
• las condiciones de trabajoPeriféricos para juegos
• las condiciones de trabajoAutomatización doméstica e industrial
• las condiciones de trabajoDispositivos médicos de consumo
• las condiciones de trabajoImpresoras
• las condiciones de trabajoSistemas inteligentes de peaje
• las condiciones de trabajoMáquinas expendedoras conectadas
• las condiciones de trabajoLas balanzas
• las condiciones de trabajoConsolas educativas
• las condiciones de trabajoJuguetes avanzados