TI Chips AM3352BZCZA60 AM335x Sitara™ Processori Controller di Memoria General-Purpose (GPMC)
Caratteristiche
• Sitara™ ARM fino a 1 GHz– Controller Interrupt (INTC) per la Gestione degli Eventi di Input di Sistema Cortex– Controller Interrupt (INTC) per la Gestione degli Eventi di Input di Sistema -A8 a 32‑Bit
Processore RISC
– Coprocessore NEON™ SIMD
– 32 KB di Cache di Istruzione L1 e 32 KB di Cache Dati L1
Con Rilevamento Singolo Errore (Parità)
– 256 KB di Cache L2 con Codice di Correzione Errori
(ECC)
– 176 KB di ROM di Avvio On-Chip
– 64 KB di RAM Dedicata
– Emulazione e Debug - JTAG
– Controller Interrupt (fino a 128 Interrupt
Richieste)
• Memoria On-Chip (RAM L3 Condivisa)
– 64 KB di Memoria On-Chip General-Purpose
Controller (OCMC) RAM
– Accessibile a Tutti i Master
– Supporta il Mantenimento per un Risveglio Rapido
• Interfacce Memoria Esterna (EMIF)
– mDDR(LPDDR), DDR2, DDR3, DDR3L
Controller:
– mDDR: Clock a 200 MHz (Velocità Dati 400 MHz)
– DDR2: Clock a 266 MHz (Velocità Dati 532 MHz)
– DDR3: Clock a 400 MHz (Velocità Dati 800 MHz)
– DDR3L: Clock a 400 MHz (Velocità Dati 800 MHz)
– Bus Dati a 16 Bit
– 1 GB di Spazio Indirizzabile Totale
– Supporta una Configurazione di Dispositivo di Memoria x16 o Due x8
– Controller di Memoria General-Purpose (GPMC)
– Interfaccia Memoria Asincrona Flessibile a 8 e 16 Bit con fino a Sette Chip Select (NAND, NOR, Muxed-NOR, SRAM)
– Utilizza il Codice BCH per Supportare ECC a 4, 8 o 16 Bit
– Utilizza il Codice Hamming per Supportare ECC a 1 Bit
– Modulo Localizzatore Errori (ELM)
– Utilizzato in Congiunzione con il GPMC per Localizzare gli Indirizzi degli Errori nei Dati dai Polinomi Sindrome Generati Utilizzando un Algoritmo BCH
– Supporta la Localizzazione Errori per Blocco da 512 Byte a 4, 8 e 16 Bit Basata su Algoritmi BCH
• Sottosistema Unità Real-Time Programmabile e Sottosistema Comunicazioni Industriali (PRU-ICSS)
– Supporta Protocolli come EtherCAT
®
,
PROFIBUS, PROFINET, EtherNet/IP™, e Altro
– Due Unità Real-Time Programmabili (PRU)
– Processore RISC Load/Store a 32 Bit Capace di Funzionare a 200 MHz
– 8 KB di RAM Istruzioni con Rilevamento Singolo Errore (Parità)
– 8 KB di RAM Dati con Rilevamento Singolo Errore (Parità)
– Moltiplicatore a 32 Bit a Ciclo Singolo con Accumulatore a 64 Bit
– Modulo GPIO Avanzato Fornisce Supporto Shift In/Out e Latch Parallelo su Segnale Esterno
– 12 KB di RAM Condivisa con Rilevamento Singolo Errore (Parità)
– Tre Banchi Registri da 120 Byte Accessibili da Ciascuna PRU – Controller Interrupt (INTC) per la Gestione degli Eventi di Input di Sistema – Bus di Interconnessione Locale per Collegare Master Interni ed Esterni alle Risorse all'Interno del PRU-ICSS
– Periferiche all'Interno del PRU-ICSS:
– Una Porta UART con Pin di Controllo Flusso, Supporta fino a 12 Mbps
– Un Modulo Enhanced Capture (eCAP)
– Due Porte Ethernet MII che Supportano Ethernet Industriale, come EtherCAT
– Una Porta MDIO
• Modulo Gestione Alimentazione, Reset e Clock (PRCM)
– Alimentazione
– Responsabile della Sequenza di Sleep, Sequenza di Spegnimento Dominio di Alimentazione, Sequenza di Risveglio e Sequenza di Accensione Dominio di Alimentazione
– Clock
– Oscillatore Integrato ad Alta Frequenza da 15-35 MHz Utilizzato per Generare un Clock di Riferimento per Vari Clock di Sistema e Periferiche
– Supporta il Controllo Individuale di Abilitazione e Disabilitazione Clock per Sottosistemi e Periferiche per Facilitare il Ridotto Consumo Energetico
– Cinque ADPLL per Generare Clock di Sistema
(Sottosistema MPU, Interfaccia DDR, USB e Periferiche [MMC e SD, UART, SPI, I
– Due Domini di Alimentazione Non Commutabili (Real-Time Clock [RTC], Logica di Risveglio [WAKEUP])
– Tre Domini di Alimentazione Commutabili (Sottosistema MPU [MPU], SGX530 [GFX], Periferiche e Infrastruttura [PER])
– Implementa SmartReflex™ Classe 2B per la Scalatura della Tensione del Core Basata sulla Temperatura del Die, Variazione di Processo e Prestazioni (Scalatura Tensione Adattiva [AVS])
– Scalatura Dinamica Tensione Frequenza (DVFS)
• Real-Time Clock (RTC)
– Informazioni Data e Ora Real-Time (Giorno-Mese-Anno-Giorno della Settimana) e Ora (Ore-Minuti-Secondi)
– Oscillatore Interno a 32.768 kHz, Logica RTC e LDO Interno a 1.1 V
– Pin di Ingresso Dedicato (EXT_WAKEUP) per Eventi di Risveglio Esterni
– Allarme Programmabile Può Essere Utilizzato per Generare Interrupt Interni al PRCM (per Risveglio) o al Cortex-A8 (per Notifica Eventi)
– Allarme Programmabile Può Essere Utilizzato con Uscita Esterna (PMIC_POWER_EN) per Abilitare il PMIC a Ripristinare i Domini di Alimentazione Non-RTC
• Periferiche
– Fino a Due Porte USB 2.0 High-Speed DRD (Dual-Role Device) con PHY Integrato
– Fino a Due MAC Ethernet Gigabit Industriali (10, 100, 1000 Mbps)
– Switch Integrato
– Ciascun MAC Supporta Interfacce MII, RMII, RGMII e MDIO
– MAC Ethernet e Switch Possono Funzionare Indipendentemente da Altre Funzioni
– IEEE 1588v1 Precision Time Protocol (PTP)
– Fino a Due Porte Controller-Area Network (CAN)
– Supporta CAN Versione 2 Parti A e B
– Fino a Due Porte Audio Seriali Multicanale (McASP)
– Clock di Trasmissione e Ricezione fino a 50 MHz
– Fino a Quattro Pin Dati Seriali per Porta McASP con Clock TX e RX Indipendenti
– Supporta Time Division Multiplexing (TDM), Inter-IC Sound (I2S) e Formati Simili