logo
Bon prix  En ligne

Détails des produits

Created with Pixso. Maison Created with Pixso. Produits Created with Pixso.
Puces TI
Created with Pixso.

AM3352BZCZA60 TI Chips AM335x Sitara Processors Contrôleur de mémoire à usage général GPMC

AM3352BZCZA60 TI Chips AM335x Sitara Processors Contrôleur de mémoire à usage général GPMC

Nom De La Marque: TI Chips
Numéro De Modèle: AM3352BZCZA60
Quantité Minimale De Commande: 500
Détails De L'emballage: 500pcs/reel
Conditions De Paiement: T/T
Informations détaillées
Lieu d'origine:
Chine
Documents:
modèle:
AM3352BZCZA60
Nom du produit:
Puces TI
Largeur du bus de données:
32 bits
Fréquence d'horloge maximale:
600 MHz
Tension d'alimentation de fonctionnement:
1.1 V
Taper:
CMS/CMS
Capacité d'approvisionnement:
1000000
Mettre en évidence:

AM3352BZCZA60

,

AM3352BZCZA60 TI Chips

,

Contrôleur de mémoire à usage général

Description du produit

Contrôleurs de mémoire à usage général (GPMC) TI Chips AM3352BZCZA60 Processeurs Sitara™ AM335x


Caractéristiques
• Jusqu'à 1 GHz Sitara™ ARM,Cortex,-A8 32‑Bit
Processeur RISC
– Coprocesseur SIMD NEON™
– 32 Ko de cache d'instructions L1 et 32 Ko de cache de données
Avec détection d'erreur unique (parité)
– 256 Ko de cache L2 avec code de correction d'erreurs
(ECC)
– 176 Ko de ROM de démarrage sur puce
– 64 Ko de RAM dédiée
– Émulation et débogage - JTAG
– Contrôleur d'interruptions (jusqu'à 128 interruptions
Demandes)
• Mémoire sur puce (RAM L3 partagée)
– 64 Ko de mémoire sur puce à usage général
Contrôleur (OCMC) RAM
– Accessible à tous les maîtres
– Prend en charge la rétention pour un réveil rapide
• Interfaces mémoire externe (EMIF)
– mDDR(LPDDR), DDR2, DDR3, DDR3L
Contrôleur :
– mDDR : horloge de 200 MHz (débit de données de 400 MHz)
– DDR2 : horloge de 266 MHz (débit de données de 532 MHz)
– DDR3 : horloge de 400 MHz (débit de données de 800 MHz)
– DDR3L : horloge de 400 MHz (débit de données de 800 MHz
Taux)
– Bus de données 16 bits
– 1 Go d'espace adressable total
– Prend en charge une configuration de périphérique mémoire x16 ou deux x8
Configurations
– Contrôleur de mémoire à usage général (GPMC)
– Interface mémoire asynchrone flexible 8 bits et 16 bits
Avec jusqu'à sept sélecteurs de puce
(NAND, NOR, Muxed-NOR, SRAM)
– Utilise le code BCH pour prendre en charge 4, 8 ou 16 bits
ECC
– Utilise le code de Hamming pour prendre en charge l'ECC 1 bit
– Module de localisation d'erreurs (ELM)
– Utilisé conjointement avec le GPMC pour
Localiser les adresses des erreurs de données à partir de
Polynômes syndromes générés à l'aide d'un
Algorithme BCH
– Prend en charge 4, 8 et 16 bits par bloc de 512 octets
Localisation d'erreurs basée sur les algorithmes BCH
• Sous-système d'unité temps réel programmable et
Sous-système de communication industrielle (PRU-ICSS)
– Prend en charge des protocoles tels qu'EtherCAT
® ,PROFIBUS, PROFINET, EtherNet/IP™, et
Plus
– Deux unités temps réel programmables (PRU)
– Processeur RISC 32 bits Load/Store capable
de fonctionner à 200 MHz
– 8 Ko de RAM d'instructions avec détection d'erreur unique
(parité)
– Contrôleur d'interruptions (INTC) pour la gestion des événements système
(parité)
– Multiplicateur 32 bits en cycle unique avec accumulateur 64 bits
– Le module GPIO amélioré fournit un support d'entrée/sortie par décalage
et un verrouillage parallèle sur un signal externe
– 12 Ko de RAM partagée avec détection d'erreur unique
(parité)
– Trois banques de registres de 120 octets accessibles par
chaque PRU
– Contrôleur d'interruptions (INTC) pour la gestion des événements système
Entrées
– Bus d'interconnexion local pour connecter les maîtres internes
et externes aux ressources à l'intérieur
du PRU-ICSS
– Périphériques à l'intérieur du PRU-ICSS :
– Un port UART avec broches de contrôle de flux,
prend en charge jusqu'à 12 Mbps
– Un module de capture amélioré (eCAP)
– Deux ports Ethernet MII qui prennent en charge Ethernet industriel,
tel qu'EtherCAT
– Un port MDIO
• Gestion de l'alimentation, de la réinitialisation et de l'horloge (PRCM)
Module
– Contrôle l'entrée et la sortie des modes veille et veille profonde
– Responsable de la séquence de veille, de la séquence d'arrêt
des domaines d'alimentation, de la séquence de réveil
et de la séquence d'activation des domaines d'alimentation
– Horloges
– Oscillateur intégré haute fréquence de 15 à 35 MHz
utilisé pour générer une horloge de référence
pour diverses horloges système et périphériques
– Prend en charge l'activation et la désactivation individuelles de l'horloge
pour les sous-systèmes et les périphériques afin de
faciliter la réduction de la consommation d'énergie
– Cinq ADPLL pour générer les horloges système
(sous-système MPU, interface DDR, USB et
Périphériques [MMC et SD, UART, SPI, I
2
C],
L3, L4, Ethernet, GFX [SGX530], horloge de pixels LCD)
– Alimentation
– Deux domaines d'alimentation non commutables (horloge temps réel [RTC], logique de réveil
[WAKEUP]) – Trois domaines d'alimentation commutables (sous-système MPU [MPU], SGX530 [GFX], Périphériques et infrastructure [PER])
– Implémente SmartReflex™ Classe 2B pour la mise à l'échelle de la tension du cœur
basée sur la température de la puce, la variation du processus et les performances
(Mise à l'échelle de tension adaptative [AVS])
– Mise à l'échelle dynamique de la tension et de la fréquence (DVFS)
• Horloge temps réel (RTC)
– Informations sur la date et l'heure temps réel (jour-mois-année-jour de la semaine) et
l'heure (heures-minutes-secondes)
– Oscillateur interne de 32,768 kHz, logique RTC et
LDO interne de 1,1 V
– Entrée indépendante de réinitialisation à la mise sous tension
(RTC_PWRONRSTn)
– Broche d'entrée dédiée (EXT_WAKEUP) pour
les événements de réveil externes
– Alarme programmable pouvant être utilisée pour générer
des interruptions internes vers le PRCM (pour le réveil) ou
le Cortex-A8 (pour la notification d'événements)
– L'alarme programmable peut être utilisée avec
une sortie externe (PMIC_POWER_EN) pour activer
le circuit intégré de gestion de l'alimentation pour restaurer l'alimentation non RTC
domaines
• Périphériques
– Jusqu'à deux ports USB 2.0 haut débit DRD (Dual-Role Device) avec PHY intégré
– Jusqu'à deux MAC Ethernet Gigabit industriels (10,
100, 1000 Mbps)
– Commutateur intégré
– Chaque MAC prend en charge les interfaces MII, RMII, RGMII et MDIO
– Les MAC Ethernet et le commutateur peuvent fonctionner
indépendamment des autres fonctions
– Protocole de temps de précision IEEE 1588v1 (PTP)
– Jusqu'à deux ports CAN (Controller-Area Network)
– Prend en charge les versions CAN 2 parties A et B
– Jusqu'à deux ports audio série multicanaux
(McASP)
– Horloges d'émission et de réception jusqu'à 50 MHz
– Jusqu'à quatre broches de données série par port McASP
avec horloges TX et RX indépendantes
– Prend en charge le multiplexage temporel (TDM),
l'Inter-IC Sound (I2S) et des formats similaires
Applications
• 
Périphériques de jeu
• 
Automatisation domestique et industrielle
• 
Appareils médicaux grand public
• 
Imprimantes
• 
Systèmes de péage intelligents
• 
 
Distributeurs automatiques connectés
Balances
Consoles éducatives
Jouets avancés