logo
Guter Preis  Online

Einzelheiten zu den Produkten

Created with Pixso. Haus Created with Pixso. Produkte Created with Pixso.
NeXperia Chips
Created with Pixso.

74HC595D 118 Nexperia Chips 8-Bit Schieberegister 3-Zustands-Ausgangs-Latches 2,0-6,0V CMOS mit geringem Stromverbrauch

74HC595D 118 Nexperia Chips 8-Bit Schieberegister 3-Zustands-Ausgangs-Latches 2,0-6,0V CMOS mit geringem Stromverbrauch

Markenname: Nexperia
Modellnummer: 74HC595D 118
Mindestbestellmenge: 2500pcs
Verpackungsdetails: 2500 Stück/Rolle
Zahlungsbedingungen: T/T
Detailinformationen
Herkunftsort:
China
Dokumentieren:
Produktname:
Nexperia
Modell:
74HC595D 118
Betriebstemperatur:
- 40 °C~+ 125 °C
Typ:
SMD/SMT
Versorgungsspannung:
2 V-6 V
Anzahl der Stromkreise:
1 Stromkreis
Ausbreitungsverzögerungszeit:
16 ns
Versorgungsmaterial-Fähigkeit:
100000
Hervorheben:

74HC595D 118 Schieberegister

,

Nexperia Chips Schieberegister mit geringem Stromverbrauch

,

Schieberegister 2

Produktbeschreibung

Nexperia Chips 74HC595D 118 8-Bit Schieberegister mit 3-State-Ausgangs-Latches 2,0-6,0V Weitspannungs-CMOS mit geringem Stromverbrauch


Allgemeine Beschreibung
Der 74HC595; 74HCT595 ist ein 8-Bit-Seriell-Ein-/Seriell- oder Parallel-Ausgangs-Schieberegister mit einem Speicher
Register und 3-State-Ausgängen. Sowohl das Schiebe- als auch das Speicherregister haben separate Takte. Das Gerät
verfügt über einen seriellen Eingang (DS) und einen seriellen Ausgang (Q7S) zur Ermöglichung von Kaskadierung und einen asynchronen
Reset-MR-Eingang. Ein LOW am MR setzt das Schieberegister zurück. Daten werden bei den LOW-zu-HIGH
Übergängen des SHCP-Eingangs verschoben. Die Daten im Schieberegister werden in das Speicherregister übertragen
bei einem LOW-zu-HIGH-Übergang des STCP-Eingangs. Wenn beide Takte miteinander verbunden sind, wird das Schiebe
Register immer einen Taktpuls vor dem Speicherregister liegen. Daten im Speicherregister
erscheinen am Ausgang, wann immer der Ausgangsfreigabeeingang (OE) LOW ist. Ein HIGH am OE bewirkt, dass die
Ausgänge einen hochohmigen AUS-Zustand annehmen. Die Funktion des OE-Eingangs beeinflusst nicht den
Zustand der Register. Eingänge enthalten Klemmdioden. Dies ermöglicht die Verwendung von Strombegrenzungswiderständen
zur Anbindung von Eingängen an Spannungen über VCC.

Merkmale und Vorteile
• Breiter Versorgungsspannungsbereich von 2,0 V bis 6,0 V
• CMOS mit geringer Leistungsaufnahme
• Hohe Geräuschimmunität
• 8-Bit serieller Eingang
• 8-Bit serieller oder paralleler Ausgang
• Speicherregister mit 3-State-Ausgängen
• Schieberegister mit direktem Clear
• 100 MHz (typisch) Schiebeausgangsfrequenz
• Latch-up-Leistung übersteigt 100 mA gemäß JESD 78 Klasse II Level B
• Entspricht JEDEC-Standards:
• JESD8C (2,7 V bis 3,6 V)
• JESD7A (2,0 V bis 6,0 V)
• Eingangspegel:
• Für 74HC595: CMOS-Pegel
• Für 74HCT595: TTL-Pegel
• ESD-Schutz:
• HBM: ANSI/ESDA/JEDEC JS-001 Klasse 2 übersteigt 2000 V
• CDM: ANSI/ESDA/JEDEC JS-002 Klasse C3 übersteigt 1000 V
• Mehrere Gehäuseoptionen
• Spezifiziert von -40 °C bis +85 °C und von -40 °C bis +125 °C

Anwendungen
• Seriell-zu-Parallel-Datenkonvertierung
• Remote-Control-Halte-Register

74HC595D 118 Nexperia Chips 8-Bit Schieberegister 3-Zustands-Ausgangs-Latches 2,0-6,0V CMOS mit geringem Stromverbrauch
74HC595D 118 Nexperia Chips 8-Bit Schieberegister 3-Zustands-Ausgangs-Latches 2,0-6,0V CMOS mit geringem Stromverbrauch