Die 74HC165; 74HCT165 sind 8-Bit-Schieberegister mit serieller oder paralleler Eingabe/serieller Ausgabe. Das Gerät
verfügt über einen seriellen Dateneingang (DS), acht parallele Dateneingänge (D0 bis D7) und zwei komplementäre
serielle Ausgänge (Q7 und Q7). Wenn der parallele Ladeeingang (PL) LOW ist, werden die Daten von D0 bis D7
asynchron in das Schieberegister geladen. Wenn PL HIGH ist, werden die Daten seriell am
DS-Eingang in das Register eingespeist. Wenn der Taktsperreingang (CE) LOW ist, werden die Daten bei den
LOW-zu-HIGH-Übergängen des CP-Eingangs verschoben. Ein HIGH-Signal auf CE deaktiviert den CP-Eingang. Die Eingänge sind überspannungstolerant bis 15 V. Dies
ermöglicht den Einsatz des Geräts in Anwendungen mit Pegelverschiebung von HIGH nach LOW.
Merkmale und Vorteile
• Breiter Versorgungsspannungsbereich von 2,0 V bis 6,0 V
• CMOS-Stromverbrauch mit geringer Leistung
• Hohe Störfestigkeit
• Latch-up-Leistung übersteigt 100 mA gemäß JESD 78 Klasse II Stufe B
• Asynchrone 8-Bit-Parallel-Last
• Synchrone serielle Eingabe
• Eingangspegel:
• Für 74HC165: CMOS-Pegel
• Für 74HCT165: TTL-Pegel
• Entspricht JEDEC-Standards:
• JESD8C (2,7 V bis 3,6 V)
• JESD7A (2,0 V bis 6,0 V)
• ESD-Schutz:
• HBM: ANSI/ESDA/JEDEC JS-001 Klasse 2 übersteigt 2000 V
• CDM: ANSI/ESDA/JEDEC JS-002 Klasse C3 übersteigt 1000 V
• Mehrere Gehäuseoptionen
• Spezifiziert von -40 °C bis +85 °C und von -40 °C bis +125 °C
Anwendungen
• Parallele-zu-serielle Datenkonvertierung
Dieses 16-Pin-Gerät verfügt über eine asynchrone parallele Last (aktiv LOW), einen steigende-Flanke-getriggerten Takteingang und komplementäre/serielle Ausgänge. Es enthält 8 parallele Dateneingänge (D0–D7), einen seriellen Dateneingang (DS), eine Taktsperre (aktiv LOW), Masse (GND) und eine positive Versorgung (VCC), die die parallele-zu-serielle Datenkonvertierung unterstützt.