logo
Bon prix  En ligne

Détails des produits

Created with Pixso. Maison Created with Pixso. Produits Created with Pixso.
Puces NeXperia
Created with Pixso.

74HC595D 118 Nexperia Puces 8 bits Registre à décalage Verrous de sortie 3 états 2.0-6.0V CMOS Basse consommation

74HC595D 118 Nexperia Puces 8 bits Registre à décalage Verrous de sortie 3 états 2.0-6.0V CMOS Basse consommation

Nom De La Marque: Nexperia
Numéro De Modèle: Pour les produits de la catégorie 1
Quantité Minimale De Commande: 2500pcs
Détails De L'emballage: 2500 pièces/bobine
Conditions De Paiement: T/T
Informations détaillées
Lieu d'origine:
Chine
Documents:
Nom du produit:
Nexpéria
modèle:
Pour les produits de la catégorie 1
Température de fonctionnement:
- 40 °C~+ 125 °C
Taper:
CMS/CMS
Tension d'alimentation:
2V-6V
Nombre de circuits:
1 circuit
Temps de retard de propagation:
16 ns
Capacité d'approvisionnement:
100000
Mettre en évidence:

74HC595D 118 Registre à décalage

,

Puces Nexperia Registre à décalage basse consommation

,

Registre à décalage CMOS 2.0V

Description du produit

Puces Nexperia 74HC595D 118 Registre à décalage 8 bits avec verrous de sortie à 3 états 2,0-6,0 V CMOS basse consommation à large plage de tension


Description générale
Le 74HC595 ; Le 74HCT595 est un registre à décalage série 8 bits/parallèle avec un registre de stockage
et des sorties à 3 états. Le registre à décalage et le registre de stockage ont des horloges séparées. Le dispositif
dispose d'une entrée série (DS) et d'une sortie série (Q7S) pour permettre la mise en cascade et une entrée de réinitialisation asynchrone
MR. Un niveau BAS sur MR réinitialise le registre à décalage. Les données sont décalées lors des transitions BAS vers HAUT
de l'entrée SHCP. Les données du registre à décalage sont transférées au registre de stockage
lors d'une transition BAS vers HAUT de l'entrée STCP. Si les deux horloges sont connectées ensemble, le registre à décalage
sera toujours un cycle d'horloge en avance sur le registre de stockage. Les données du registre de stockage
apparaissent à la sortie chaque fois que l'entrée de validation de sortie (OE) est BASSE. Un niveau HAUT sur OE provoque
la sortie des sorties dans un état OFF à haute impédance. Le fonctionnement de l'entrée OE n'affecte pas
l'état des registres. Les entrées comprennent des diodes de serrage. Cela permet d'utiliser des résistances de limitation de courant
pour interfacer les entrées à des tensions supérieures à VCC.

Caractéristiques et avantages
•Large plage de tension d'alimentation de 2,0 V à 6,0 V
•Dissipation de puissance CMOS faible
•Immunité au bruit élevée
•Entrée série 8 bits
•Sortie série ou parallèle 8 bits
•Registre de stockage avec sorties à 3 états
•Registre à décalage avec remise à zéro directe
•Fréquence de décalage sortante de 100 MHz (typique)
•Performances de verrouillage supérieures à 100 mA selon JESD 78 Classe II Niveau B
•Conforme aux normes JEDEC :
•JESD8C (2,7 V à 3,6 V)
•JESD7A (2,0 V à 6,0 V)
•Niveaux d'entrée :
•Pour 74HC595 : niveau CMOS
•Pour 74HCT595 : niveau TTL
•Protection ESD :
•HBM : ANSI/ESDA/JEDEC JS-001 classe 2 dépasse 2000 V
•CDM : ANSI/ESDA/JEDEC JS-002 classe C3 dépasse 1000 V
•Options de boîtier multiples
•Spécifié de -40 °C à +85 °C et de -40 °C à +125 °C

Applications
•Conversion de données série vers parallèle
•Registre de maintien de télécommande

74HC595D 118 Nexperia Puces 8 bits Registre à décalage Verrous de sortie 3 états 2.0-6.0V CMOS Basse consommation
74HC595D 118 Nexperia Puces 8 bits Registre à décalage Verrous de sortie 3 états 2.0-6.0V CMOS Basse consommation