I chip Micron AT91SAM9G20-CU supportano i set di istruzioni ARM a 32 bit e Thumb a 16 bit
Il processore ARM926EJ-S è un membro della famiglia ARM9 di microprocessori generici.
Il processore ARM926EJ-S è rivolto ad applicazioni multi-tasking
dove sono importanti la gestione completa della memoria, le alte prestazioni, le dimensioni ridotte del die e il basso consumo energetico.
Importante.
Il processore ARM926EJ-S supporta i set di istruzioni ARM a 32 bit e Thumb a 16 bit
consentendo all'utente di scegliere tra alte prestazioni e alta densità di codice.
Il processore ARM926EJ-S include funzionalità per l'esecuzione efficiente di bytecode Java,
fornendo prestazioni Java simili a JIT, ma senza l'overhead di codice associato.
Il processore ARM926EJ-S supporta l'architettura di debug ARM e include logica
per assistere nel debug hardware e software. Il processore ARM926EJ-S ha un
architettura cache Harvard e fornisce un sottosistema di processore completo ad alte prestazioni
incluso:
ottimizzare la macrocella per una particolare libreria di destinazione e che puoi configurare ilun'unità di gestione della memoria (MMU)
ottimizzare la macrocella per una particolare libreria di destinazione e che puoi configurare ilinterfacce TCM separate per istruzioni e dati.Il processore ARM926EJ-S fornisce supporto per coprocessori esterni che consentonol'aggiunta di accelerazione hardware in virgola mobile o specifica per altre applicazioni.
Il processore ARM926EJ-S implementa la versione 5TEJ dell'architettura ARM.Il processore ARM926EJ-S è una macrocella sintetizzabile. Ciò significa che puoi
ottimizzare la macrocella per una particolare libreria di destinazione e che puoi configurare ilsistema di memoria per adattarlo alla tua applicazione di destinazione. Puoi configurare individualmente le dimensioni della cache
per essere qualsiasi potenza di due compresa tra 4 KB e 128 KB.
Le memorie di istruzioni e dati strettamente accoppiate sono istanziate esternamente alla
macrocella ARM926EJ-S, offrendoti la flessibilità di ottimizzare il sottosistema di memoria
per prestazioni, consumo energetico e tipo di RAM specifico.
Le interfacce TCM consentono di collegare memorie con stati di attesa non nulli e forniscono un meccanismo per
supportare il DMA.
La Figura 1-1 a pagina 1-3 mostra i blocchi principali nel processore ARM926EJ-S.