مما يوفر أداء Java مشابهًا لـ JIT، ولكن بدون الحمل الزائد المرتبط بالتعليمات البرمجية.
يدعم معالج ARM926EJ-S بنية تصحيح أخطاء ARM ويتضمن منطقًا
للمساعدة في تصحيح الأخطاء في كل من الأجهزة والبرامج. معالج ARM926EJ-S لديه
بنية ذاكرة تخزين مؤقت Harvard ويوفر نظام معالج كامل عالي الأداء
بما في ذلك:
تحسين الخلية الماكرو لمكتبة هدف معينة، وأنه يمكنك تكوينوحدة إدارة الذاكرة (MMU)
تحسين الخلية الماكرو لمكتبة هدف معينة، وأنه يمكنك تكوينواجهات TCM منفصلة للتعليمات والبيانات.يوفر معالج ARM926EJ-S دعمًا للمعالجات المساعدة الخارجية مما يتيحإضافة تسريع الأجهزة للنقطة العائمة أو تطبيقات أخرى محددة. الـ
معالج ARM926EJ-S يطبق الإصدار 5TEJ من بنية ARM.معالج ARM926EJ-S هو خلية ماكرو قابلة للتوليف. هذا يعني أنه يمكنك
تحسين الخلية الماكرو لمكتبة هدف معينة، وأنه يمكنك تكويننظام الذاكرة ليناسب تطبيقك المستهدف. يمكنك تكوين ذاكرة التخزين المؤقت بشكل فردي
أحجام لتكون أي قوة من اثنين بين 4 كيلوبايت و 128 كيلوبايت.
يتم إنشاء ذواكر التعليمات والبيانات المرتبطة بإحكام خارجيًا لـ
خلية ماكرو ARM926EJ-S، مما يوفر لك المرونة في تحسين الذاكرة
النظام الفرعي للأداء والطاقة ونوع ذاكرة الوصول العشوائي المحدد. واجهات TCM
تتيح إرفاق ذاكرة بحالة انتظار غير صفرية، بالإضافة إلى توفير آلية لـ
دعم DMA.
يوضح الشكل 1-1 في الصفحة 1-3 الكتل الرئيسية في معالج ARM926EJ-S.