Mikrochips AT91SAM9G20B-CU unterstützt die 32-Bit ARM und 16-Bit Thumb Befehlssätze
Der ARM926EJ-S Prozessor ist ein Mitglied der ARM9-Familie von Allzweck-
Mikroprozessoren. Der ARM926EJ-S Prozessor ist für Multitasking-Anwendungen bestimmt
bei denen vollständige Speicherverwaltung, hohe Leistung, geringe Chipgröße und niedriger Stromverbrauch
wichtig sind.
Der ARM926EJ-S Prozessor unterstützt die 32-Bit ARM und 16-Bit Thumb Befehlssätze
und ermöglicht es dem Benutzer, zwischen hoher Leistung und hoher Code-Dichte abzuwägen. Der
ARM926EJ-S Prozessor enthält Funktionen zur effizienten Ausführung von Java-Bytecodes
und bietet eine Java-Leistung ähnlich wie JIT, jedoch ohne den damit verbundenen Code-Overhead.
Der ARM926EJ-S Prozessor unterstützt die ARM-Debug-Architektur und enthält Logik
zur Unterstützung von Hardware- und Software-Debugging. Der ARM926EJ-S Prozessor verfügt über eine
Harvard-Cache-Architektur und bietet ein vollständiges Hochleistungs-Prozessor-
Subsystem, einschließlich:
ARM926EJ-S Prozessor implementiert die ARM-Architektur Version 5TEJ.eine
ARM926EJ-S Prozessor implementiert die ARM-Architektur Version 5TEJ. (MMU) separate AMBA AHB Bus-Schnittstellen für Befehle und Datenseparate TCM-Schnittstellen für Befehle und Daten.
Der ARM926EJ-S Prozessor unterstützt externe Coprozessoren, dieGleitkomma- oder andere anwendungsspezifische Hardwarebeschleunigung hinzugefügt werden kann. Der
ARM926EJ-S Prozessor implementiert die ARM-Architektur Version 5TEJ.Der ARM926EJ-S Prozessor ist eine synthetisierbare Makrozelle. Das bedeutet, dass Sie
die Makrozelle für eine bestimmte Zielbibliothek optimieren können und dass Sie die
Speichersystem für Ihre Zielanwendung konfigurieren können. Sie können den Cache individuell konfigurieren
Größen, die jede Zweierpotenz zwischen 4 KB und 128 KB sind.
Die eng gekoppelten Befehls- und Datenspeicher sind extern zur
ARM926EJ-S Makrozelle, was Ihnen die Flexibilität bietet, das Speichersubsystem
für Leistung, Stromverbrauch und bestimmten RAM-Typ zu optimieren. Die TCM-Schnittstellen
ermöglichen den Anschluss von Speicher mit Nicht-Null-Wartezyklen sowie einen Mechanismus für
DMA-Unterstützung.
Abbildung 1-1 auf Seite 1-3 zeigt die Hauptblöcke im ARM926EJ-S Prozessor.