| Tên thương hiệu: | TI Chips |
| Số mô hình: | PGA112AIDGSR |
| MOQ: | 2500 |
| Chi tiết đóng gói: | 2500 CÁI/cuộn |
| Điều khoản thanh toán: | T/T |
TI Chips PGA112AIDGSR PGA11x Bộ khuếch đại có độ lợi có thể lập trình Zero-Drift với Mux
Tính năng
Đầu vào và đầu ra từ rail đến rail
Độ lệch: 25 µV (Điển hình), 100 µV (Tối đa)
Zero Drift: 0,35 µV/°C (Điển hình), 1,2 µV/°C (Tối đa)
Tiếng ồn thấp: 12 nV/√Hz
Dòng điện lệch đầu vào: ±5 nA Tối đa (25°C)
Sai số độ lợi: 0,1% Tối đa (G ≤ 32), 0,3% Tối đa (G > 32)
Độ lợi nhị phân: 1, 2, 4, 8, 16, 32, 64, 128 (PGA112, PGA116)
Độ lợi phạm vi: 1, 2, 5, 10, 20, 50, 100, 200 (PGA113, PGA117)
Thời gian chuyển đổi độ lợi: 200 ns
MUX 2 kênh: PGA112, PGA113
MUX 10 kênh: PGA116, PGA117
Bốn kênh hiệu chuẩn nội bộ
Bộ khuếch đại được tối ưu hóa để điều khiển ADC CDAC
Dao động đầu ra: 50 mV đến các rail nguồn
AVDD và DVDD cho hệ thống điện áp hỗn hợp
IQ = 1,1 mA (Điển hình)
Tắt nguồn phần mềm và phần cứng: IQ ≤ 4 µA (Điển hình)
Phạm vi nhiệt độ: -40°C đến 125°C
Giao diện SPI™ (10 MHz) với khả năng Daisy-Chain
Ứng dụng
• Đọc chỉ số điện tử từ xa
• Điều khiển độ lợi tự động
• Thu thập dữ liệu di động
• Hệ thống thu thập tín hiệu dựa trên PC
• Kiểm tra và đo lường
• Bộ điều khiển logic lập trình
• Thiết bị chạy bằng pin
• Thiết bị kiểm tra cầm tay
Mô tả
Các thiết bị PGA112 và PGA113 (độ lợi nhị phân và phạm vi) cung cấp hai đầu vào tương tự, giao diện SPI ba chân và tắt nguồn phần mềm trong gói VSSOP 10 chân. Các thiết bị PGA116 và PGA117 (độ lợi nhị phân và phạm vi) cung cấp 10 đầu vào tương tự, giao diện SPI với khả năng daisy-chain và tắt nguồn phần cứng và phần mềm trong gói TSSOP 20 chân.
Tất cả các phiên bản đều cung cấp các kênh hiệu chuẩn nội bộ để hiệu chuẩn cấp hệ thống. Các kênh được nối với GND, 0,9 VCAL, 0,1 VCAL và VREF tương ứng. VCAL, một điện áp bên ngoài được kết nối với Kênh 0, được sử dụng làm tham chiếu hiệu chuẩn hệ thống. Độ lợi nhị phân là: 1, 2, 4, 8, 16, 32, 64 và 128; độ lợi phạm vi là: 1, 2, 5, 10, 20, 50, 100 và 200.
![]()
![]()