SN65MLVD207DR TI Chips MULTIPOINT LVDS LINE DRIVER E RECEIVER

TI Chips SN65MLVD207DR MULTIPOINT-LVDS LINE DRIVER AND RECEIVER

RECURSOS
• Drivers e Receptores de Linha Diferenciais de Baixa Tensão de 30 Ω a 55Ω para Taxas de Sinalização⁽¹⁾ Até 200 Mbps
• Receptores Tipo 1 Incorporam 25 mV de Histerese
• Receptores Tipo 2 Fornecem um Limiar de Offset (100 mV) para Detectar Condições de Barramento Aberto e Ocioso
• Atende ou Excede o Padrão M-LVDS TIA/EIA-899 para Intercâmbio de Dados Multiponto
• Tempos de Transição de Saída do Driver Controlados para Melhor Qualidade de Sinal
• Faixa de Tensão de Modo Comum de -1 V a 3,4 V Permite Transferência de Dados com 2 V de Ruído de Terra
• Pinos de Barramento Alta Impedância Quando Desabilitados ou Vcc ≤ 1,5 V
• Dispositivos de 100 Mbps Disponíveis (SN65MLVD200A, 202A, 204A, 205A)
• Barramento M-LVDS Liga/Desliga Livre de Glitches

APLICAÇÕES
Alternativa de Baixa Potência e Alta Velocidade de Curto Alcance à TIA/EIA-485
Transmissão de Dados e Clock Multiponto em Backplane ou Cabos
Estações Base Celulares
Comutadores Centrais
Comutadores e Roteadores de Rede

DESCRIÇÃO
Os SN65MLVD201, 203, 206 e 207 são drivers e receptores de linha multipoint-low-voltage differential (M-LVDS), otimizados para operar em taxas de sinalização de até 200 Mbps. Todas as peças estão em conformidade com o padrão TIA/EIA-899 de sinalização diferencial de baixa tensão multiponto (M-LVDS). Esses circuitos são semelhantes às suas contrapartes LVDS em conformidade com o padrão TIA/EIA-644, com recursos adicionais para atender a aplicações multiponto. A saída do driver foi projetada para suportar barramentos multiponto apresentando cargas tão baixas quanto 30 Ω, e incorpora tempos de transição controlados para permitir ramificações na linha de transmissão principal.
Esses dispositivos possuem receptores Tipo 1 e Tipo 2 que detectam o estado do barramento com apenas 50 mV de tensão de entrada diferencial em uma faixa de tensão de modo comum de -1 V a 3,4 V. Os receptores Tipo 1 exibem 25 mV de histerese de tensão de entrada diferencial para evitar oscilações de saída com sinais de variação lenta ou perda de entrada. Os receptores Tipo 2 incluem um limiar de offset para fornecer um estado de saída conhecido sob condições de circuito aberto, barramento ocioso e outras falhas. Os dispositivos são caracterizados para operação de −40°C a 85°C.