– USB 2.0 full-speed device/host/OTG-controller met on-chip PHY die HNP/SRP/ID ondersteunt met 1.25 Kbyte toegewijd SRAM Core: ARM-M3 Embedded Trace Macrocell™ 32-bit Cortex-M3 Embedded Trace Macrocell™ -M3 CPU
– 72 MHz maximale frequentie, 1.25
DMIPS/MHz (Dhrystone 2.1) prestaties
bij 0 wachtstatige geheugentoegang
– Enkele cyclus vermenigvuldiging en hardwaredeling
– USB 2.0 full-speed device/host/OTG-controller met on-chip PHY die HNP/SRP/ID ondersteunt met 1.25 Kbyte toegewijd SRAM Geheugens
– 64 tot 256 Kbyte Flash-geheugen
– 64 Kbyte algemeen SRAM
– USB 2.0 full-speed device/host/OTG-controller met on-chip PHY die HNP/SRP/ID ondersteunt met 1.25 Kbyte toegewijd SRAM Klok-, reset- en voedingsbeheer
– 2.0 tot 3.6 V applicatievoeding en I/O's
– POR, PDR en programmeerbare spanningsdetector (PVD)
– 3-tot-25 MHz kristaloscillator
– Interne 8 MHz fabrieksgetrimde RC
– Interne 40 kHz RC met kalibratie
– 32 kHz oscillator voor RTC met kalibratie
•
– USB 2.0 full-speed device/host/OTG-controller met on-chip PHY die HNP/SRP/ID ondersteunt met 1.25 Kbyte toegewijd SRAM – Slaap-, Stop- en Standby-modi
– VBAT-voeding voor RTC en back-upregisters
•
– USB 2.0 full-speed device/host/OTG-controller met on-chip PHY die HNP/SRP/ID ondersteunt met 1.25 Kbyte toegewijd SRAM – Conversiebereik: 0 tot 3.6 V
– Sample- en hold-mogelijkheid
– Temperatuursensor
– tot 2 MSPS in interleaved modus
•
– USB 2.0 full-speed device/host/OTG-controller met on-chip PHY die HNP/SRP/ID ondersteunt met 1.25 Kbyte toegewijd SRAM •
– USB 2.0 full-speed device/host/OTG-controller met on-chip PHY die HNP/SRP/ID ondersteunt met 1.25 Kbyte toegewijd SRAM – Ondersteunde randapparatuur: timers, ADC's, DAC,
I2S'en, SPI's, I2C's en USART'en
•
– USB 2.0 full-speed device/host/OTG-controller met on-chip PHY die HNP/SRP/ID ondersteunt met 1.25 Kbyte toegewijd SRAM – Serial wire debug (SWD) & JTAG-interfaces
– Cortex
®-M3 Embedded Trace Macrocell™ •
– USB 2.0 full-speed device/host/OTG-controller met on-chip PHY die HNP/SRP/ID ondersteunt met 1.25 Kbyte toegewijd SRAM – 51/80 I/O's, allemaal toewijsbaar op 16 externe interruptvectoren en bijna allemaal 5 V-tolerant
•
CRC-berekeningseenheid, 96-bit unieke ID
– USB 2.0 full-speed device/host/OTG-controller met on-chip PHY die HNP/SRP/ID ondersteunt met 1.25 Kbyte toegewijd SRAM Tot 10 timers met pinout-remap-mogelijkheid
– USB 2.0 full-speed device/host/OTG-controller met on-chip PHY die HNP/SRP/ID ondersteunt met 1.25 Kbyte toegewijd SRAM – 1 × 16-bit motorbesturings-PWM-timer met dead-time generatie en noodstop
– 2 × watchdog timers (Onafhankelijk en Venster)
– SysTick timer: een 24-bit downcounter
– 2 × 16-bit basistimers om de DAC aan te sturen
•
Tot 14 communicatie-interfaces met pinout-remap-mogelijkheid
– Tot 2 × I2C-interfaces (SMBus/PMBus)
– Tot 5 USART'en (ISO 7816 interface, LIN, IrDA-mogelijkheid, modemcontrole)
– Tot 3 SPI's (18 Mbit/s), 2 met een gemultiplexte I2S-interface die audioklasse nauwkeurigheid biedt via geavanceerde PLL-schema's
– USB 2.0 full-speed device/host/OTG-controller met on-chip PHY die HNP/SRP/ID ondersteunt met 1.25 Kbyte toegewijd SRAM – 10/100 Ethernet MAC met toegewijd DMA en SRAM (4 Kbyte): IEEE1588 hardwareondersteuning, MII/RMII beschikbaar op alle pakketten